新聞中心

EEPW首頁(yè) > EDA/PCB > 市場(chǎng)分析 > 搶奪臺(tái)積電2nm代工訂單有多難?

搶奪臺(tái)積電2nm代工訂單有多難?

作者: 時(shí)間:2024-06-24 來(lái)源:半導(dǎo)體產(chǎn)業(yè)縱橫 收藏

半導(dǎo)體代工廠在 3nm 生產(chǎn)線開(kāi)始為客戶量產(chǎn)后不久,就開(kāi)始在 工藝上展開(kāi)競(jìng)爭(zhēng)。三星在 2022 年 6 月率先生產(chǎn)出采用全柵極 (GAA) 架構(gòu)的 3nm 晶圓,這值得借鑒。

本文引用地址:http://2s4d.com/article/202406/460218.htm

兩年過(guò)去了,三星想要以 GAA 超越臺(tái)積電的雄心壯志并未奏效,三星既沒(méi)有獲得客戶的大批量訂單,又在先進(jìn)制程上遭遇英特爾和臺(tái)積電的雙重打擊。

盡管三星為 AMD 提供 3nm 制程服務(wù)的傳聞已久,但 AMD CEO Lisa Su 在 2024 年臺(tái)北國(guó)際電腦展的發(fā)布會(huì)上強(qiáng)調(diào),公司仍在與臺(tái)積電合作。從臺(tái)積電聯(lián)席首席運(yùn)營(yíng)官 YJ Mii 和 AMD CTO Mark Papermaster 最近的對(duì)話中,不難看出,搶奪競(jìng)爭(zhēng)對(duì)手的先進(jìn)制程訂單有多么困難。

先進(jìn)制程凸顯出傳統(tǒng)的微縮方法已不再足夠,代工廠已無(wú)法再通過(guò)閉門造車的方式實(shí)現(xiàn) 甚至更先進(jìn)的制程。相反,正如 Papermaster 所說(shuō),臺(tái)積電對(duì)設(shè)計(jì)-技術(shù)協(xié)同優(yōu)化 (DTCO) 的重視發(fā)揮了更重要的作用。

Papermaster 表示,自 2010 年代以來(lái),代工廠和 IC 設(shè)計(jì)人員之間的傳統(tǒng)合作模式已經(jīng)變得越來(lái)越不夠,他強(qiáng)調(diào)臺(tái)積電對(duì) DTCO 的重視可以幫助客戶以各種方式充分利用他們的晶圓。

DTCO,顧名思義,是對(duì)設(shè)計(jì)和工藝技術(shù)的綜合優(yōu)化,以提高性能、功率效率、芯片密度和成本。臺(tái)積電此前曾表示,工藝研發(fā)團(tuán)隊(duì)和設(shè)計(jì)研發(fā)團(tuán)隊(duì)必須從一開(kāi)始就合作,為下一代技術(shù)優(yōu)化設(shè)計(jì)技術(shù)協(xié)同效應(yīng),探索設(shè)計(jì)創(chuàng)新和工藝能力的可能性。

DTCO 有助于識(shí)別過(guò)于極端和毫無(wú)價(jià)值的工藝路線,聚焦客戶需求,減輕開(kāi)發(fā)壓力;另一方面,DTCO 可以幫助客戶在性能、功耗、晶圓面積之間找到平衡,而這是單純依靠工藝小型化難以實(shí)現(xiàn)的;此外,DTCO 有助于發(fā)揮單節(jié)點(diǎn)的技術(shù)潛力。

DTCO 還全面審視晶圓器件如何相互作用以及如何同時(shí)滿足多種要求,并敦促代工廠尋找制造晶圓器件的新方法,以推動(dòng)從平面晶體管到 FinFET 晶體管關(guān)鍵元件的轉(zhuǎn)變。這些探索和工程經(jīng)驗(yàn)將影響 GAA 晶體管和 CFET 晶體管的推出時(shí)機(jī)。

在交流中,Yujie Mee 也提到了 的難度,以及隨著先進(jìn)制程規(guī)模擴(kuò)大,規(guī)??s小的挑戰(zhàn)性也隨之增大,但他認(rèn)為,2nm 之后仍有成長(zhǎng)空間,而成功的關(guān)鍵在于客戶的合作。

Papermaster 和 Yujie Mee 之間的對(duì)話也強(qiáng)調(diào)了隨著 GAA 的引入,DTCO 的重要性日益增加。

GAA 晶體管架構(gòu)可以轉(zhuǎn)化為更高的性能、更低的功耗以及更優(yōu)化的芯片設(shè)計(jì)。三星在 3nm 時(shí)代率先引入 GAA 之后,如果能找到一個(gè)設(shè)計(jì)與工藝雙向合作的長(zhǎng)期合作伙伴,無(wú)疑可以在獲得更好的 GAA 晶體管良率方面領(lǐng)先一步。

AMD 于 2018 年從格芯轉(zhuǎn)向臺(tái)積電,以制造其 7 nm 以下的芯片。AMD 團(tuán)隊(duì)很早就與臺(tái)積電合作了 Zen 架構(gòu)工藝藍(lán)圖。AMD 最近在 Computex 上發(fā)布了 Zen 5 CPU,但它已確認(rèn)最早在 2022 年采用 4 納米和 3 納米技術(shù),其與臺(tái)積電的 DTCO 工藝應(yīng)該會(huì)更早發(fā)生。

臺(tái)積電 2nm 進(jìn)程

臺(tái)積電在其 2024 年北美技術(shù)研討會(huì)上提供了有關(guān)其即將推出的工藝技術(shù)的幾項(xiàng)重要更新。從總體上看,臺(tái)積電的 2 納米計(jì)劃基本保持不變:該公司有望在 2025 年下半年開(kāi)始在其第一代 GAAFET N2 節(jié)點(diǎn)上批量生產(chǎn)芯片,而 N2P 將在 2026 年底接替 N2,盡管沒(méi)有之前宣布的背面供電功能。同時(shí),整個(gè) N2 系列將增加臺(tái)積電的全新 功能,該功能允許芯片設(shè)計(jì)人員混合和匹配來(lái)自不同庫(kù)的單元,以優(yōu)化性能、功率和面積 (PPA)。

此次發(fā)布會(huì)的一項(xiàng)重要公告是臺(tái)積電的 技術(shù),該技術(shù)將成為該公司完整的 N2 系列生產(chǎn)節(jié)點(diǎn)(2 納米級(jí)、N2、N2P、N2X)的一部分。 將使芯片設(shè)計(jì)人員能夠在同一塊設(shè)計(jì)中混合和匹配來(lái)自不同庫(kù)(高性能、低功耗、面積高效)的單元,從而使設(shè)計(jì)人員能夠微調(diào)其芯片設(shè)計(jì)以提高性能或降低功耗。

臺(tái)積電當(dāng)代的 N3 制造工藝已經(jīng)支持類似的功能 FinFlex,該功能還允許設(shè)計(jì)人員使用來(lái)自不同庫(kù)的單元。但由于 N2 依賴于全柵 (GAAFET) 納米片晶體管,因此 NanoFlex 為臺(tái)積電提供了一些額外的控制:臺(tái)積電可以優(yōu)化通道寬度以提高性能和功率,然后構(gòu)建短單元(以提高面積和功率效率)或高單元(以提高 15% 的性能)。

說(shuō)到時(shí)間,臺(tái)積電的 N2 將于 2025 年進(jìn)入風(fēng)險(xiǎn)生產(chǎn),并于 2025 年下半年進(jìn)入大批量生產(chǎn) (HVM),因此看起來(lái)我們將在 2026 年看到 N2 芯片出現(xiàn)在零售設(shè)備中。

與 N3E 相比,臺(tái)積電預(yù)計(jì) N2 將在相同功率下將性能提高 10% 至 15%,或在相同頻率和復(fù)雜度下將功耗降低 25% 至 30%。至于芯片密度,該代工廠正在考慮將密度提高 15%,以當(dāng)代標(biāo)準(zhǔn)來(lái)看,這是一個(gè)很好的擴(kuò)展程度。

繼 N2 之后,性能增強(qiáng)型 N2P 和電壓增強(qiáng)型 N2X 將于 2026 年問(wèn)世。盡管臺(tái)積電曾表示 N2P 將在 2026 年增加背面供電網(wǎng)絡(luò) (BSPDN),但看起來(lái)情況并非如此,N2P 將使用常規(guī)供電電路。原因尚不清楚,但看起來(lái)該公司決定不為 N2P 添加昂貴的功能,而是將其保留到下一代節(jié)點(diǎn),該節(jié)點(diǎn)也將于 2026 年底向客戶提供。

N2 仍有望在電源方面實(shí)現(xiàn)一項(xiàng)重大創(chuàng)新:超高性能金屬-絕緣體-金屬 (SHPMIM) 電容器,這些電容器的加入是為了提高電源穩(wěn)定性。SHPMIM 電容器的容量密度是臺(tái)積電現(xiàn)有超高密度金屬-絕緣體-金屬 (SHDMIM) 電容器的兩倍多。此外,與上一代產(chǎn)品相比,新的 SHPMIM 電容器的薄層電阻 (Rs,單位為歐姆/平方) 和通孔電阻 (Rc) 降低了 50%。



關(guān)鍵詞: NanoFlex 2nm

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉