基于FPGA的PCM30／32路系統(tǒng)信號(hào)同步數(shù)字復(fù)接設(shè)計(jì)

摘要：在現(xiàn)代數(shù)字通信系統(tǒng)中，為了擴(kuò)大信道的傳輸容量提高信號(hào)傳輸效率，常采用數(shù)字復(fù)接的技術(shù)。在分析了PCM30／32路系統(tǒng)基群信號(hào)幀結(jié)構(gòu)的基礎(chǔ)上，以EDA綜合仿真設(shè)計(jì)軟件QuartusⅡ8．0為開(kāi)發(fā)平臺(tái)，利用Verilog HDL硬件描述語(yǔ)言進(jìn)行系統(tǒng)建模，設(shè)計(jì)了一種基于FPGA的同步數(shù)字信號(hào)復(fù)接系統(tǒng)。經(jīng)過(guò)對(duì)系統(tǒng)的功能仿真測(cè)試及綜合布局布線分析，驗(yàn)證了輸入／輸出的邏輯關(guān)系，實(shí)現(xiàn)了系統(tǒng)中在發(fā)送端進(jìn)行數(shù)字復(fù)接和接收端同步分解還原的設(shè)計(jì)要求，功能穩(wěn)定可靠。
關(guān)鍵詞：FPGA；數(shù)字通信；數(shù)字復(fù)接；幀同步

0 引言
數(shù)字通信系統(tǒng)包括發(fā)送設(shè)備、接收設(shè)備和傳輸設(shè)備，在現(xiàn)代數(shù)字通信中，為了擴(kuò)大信道傳輸容量提高傳輸效率，通常需要將若干低速數(shù)字碼流按一定的規(guī)范復(fù)接為一個(gè)高速數(shù)據(jù)碼流流，以便在高速寬帶信道中傳輸。目前采用較多的技術(shù)是頻分多路復(fù)用和時(shí)分多路復(fù)用，頻分多路復(fù)用適用于模擬通信，例如載波通信；時(shí)分多路多復(fù)用適用于數(shù)字通信，例如PCM通信。數(shù)字復(fù)接技術(shù)就是依據(jù)時(shí)分復(fù)用的基本原理完成數(shù)據(jù)碼流合并和分解還原的一種專門技術(shù)，并且是數(shù)字通信中的一項(xiàng)基礎(chǔ)技術(shù)。以往的數(shù)字復(fù)接系統(tǒng)大多采用模擬電路或傳統(tǒng)的ASIC設(shè)計(jì)，電路復(fù)雜龐大且受器件局限性約束；由于近年來(lái)基于FPGA可編程器件的電路設(shè)計(jì)發(fā)展迅速，可方便反復(fù)編寫和修改主程序及相關(guān)參數(shù)，靈活性和穩(wěn)定性都很高。本文以我國(guó)廣泛應(yīng)用的PCM30／32基群數(shù)字信號(hào)為例，介紹這種基于FPGA流程設(shè)計(jì)的同步數(shù)字信號(hào)復(fù)接和分解方案，使用EDA仿真設(shè)計(jì)工具QuartusⅡ和Verilog HDL硬件描述語(yǔ)言對(duì)數(shù)據(jù)復(fù)接和分解的關(guān)鍵步驟進(jìn)行功能仿真和驗(yàn)證。

1 PCM30／32路系統(tǒng)幀結(jié)構(gòu)介紹
時(shí)分復(fù)用的基本原理是將時(shí)間段分割成若干路時(shí)隙，每一路信號(hào)分配一個(gè)時(shí)隙，幀同步碼和其他業(yè)務(wù)信號(hào)、信令信號(hào)再分配一個(gè)或兩個(gè)時(shí)隙，這種按時(shí)隙分配的重復(fù)性比特即為幀結(jié)構(gòu)。在PCM30／32路基群設(shè)備中是以幀結(jié)構(gòu)為單位，將各種信息規(guī)律性地相互交插匯成2 048 Kb／s的高速碼流。PCM30／32路系統(tǒng)的整個(gè)系統(tǒng)共分為32個(gè)路時(shí)隙，其中30個(gè)路時(shí)隙分別用來(lái)傳送30路話音信號(hào)，一個(gè)路時(shí)隙用來(lái)傳送幀同步碼，另一個(gè)路時(shí)隙用來(lái)傳送信令碼。
PCM30／32路系統(tǒng)中一個(gè)復(fù)幀(1復(fù)幀時(shí)間為2 ms)包含16幀，編號(hào)分別為F0幀，F(xiàn)1幀，F(xiàn)2幀，…，F(xiàn)15幀，每幀(每一幀的時(shí)間為125μs)又包含有32個(gè)路時(shí)隙，其編號(hào)為TS0，TS1，TS2，…，TS31，每一路時(shí)隙時(shí)間為3．9μs，包含有8個(gè)位時(shí)隙，其編號(hào)分別為D1，D2，…，D8，每個(gè)位時(shí)隙的時(shí)間為0．488μs。其中TS1～TS15及TS17～TS31共30個(gè)時(shí)隙用于傳送第1～30路的信息信號(hào)。偶幀的TS0時(shí)隙傳送幀同步碼，其碼型為{×0011011}；奇幀TS0時(shí)隙用于傳送幀失步對(duì)告和監(jiān)視告警碼等，碼型為{×1A1SSSSS}。TS16時(shí)隙用于傳送復(fù)幀同步信號(hào)、復(fù)幀失步對(duì)告及各路的信令(掛機(jī)、撥號(hào)、占用等)信號(hào)，當(dāng)TS16用于傳隨信令時(shí)，它的安排是子幀F(xiàn)0的TS16時(shí)隙用于傳復(fù)幀失步對(duì)告碼及復(fù)幀同步碼，F(xiàn)1子幀的TS16時(shí)隙傳送第1路和第16路的信令信號(hào)，F(xiàn)2子幀的TS16時(shí)隙傳送第2路和第17路信令信號(hào)，依次類推，每一子幀內(nèi)的TS16時(shí)隙只能傳送2路信令信號(hào)碼，這樣30路的信令信號(hào)傳送一遍需要15個(gè)子幀的TS16時(shí)隙，每個(gè)話路信令信號(hào)碼的重復(fù)周期為1個(gè)復(fù)幀周期。綜上所述并結(jié)合抽樣理論，每幀頻率應(yīng)為8 000 f／s，幀周期為125μs，所以PCM30／32路系統(tǒng)基群信號(hào)總數(shù)碼率為：


2 同步數(shù)字復(fù)接技術(shù)原理
2．1 數(shù)字復(fù)接系統(tǒng)簡(jiǎn)介
數(shù)字復(fù)接系統(tǒng)包括發(fā)送端和接收端兩部分，通常稱為復(fù)接器(Digital Multiplexer)和分接器(Digital Demultiplexer)。數(shù)字復(fù)接器由定時(shí)單元和復(fù)接單元所組成，是把2個(gè)或多個(gè)低速的支路數(shù)字信號(hào)按照時(shí)分復(fù)用方式合并成為一路高速的數(shù)字信號(hào)的設(shè)備；數(shù)字分接器是由同步、定時(shí)和分接單元所組成，是把合路數(shù)字信號(hào)分解還原為原來(lái)的支路數(shù)字信號(hào)的設(shè)備。定時(shí)單元給設(shè)備提供統(tǒng)一的基準(zhǔn)時(shí)間信號(hào)；同步單元可以從接收到的復(fù)用信碼中提取與發(fā)送單元相位一致的同步時(shí)鐘信號(hào)以及幀同步信號(hào)，從而真正實(shí)現(xiàn)數(shù)字復(fù)接系統(tǒng)的同步特性。在實(shí)際信號(hào)傳輸中，發(fā)送端把低速數(shù)字信號(hào)合并為高速信號(hào)的同時(shí)，常插入巴克碼用作幀同步碼，以便于解復(fù)用識(shí)別定位；在接收端，幀同步碼能否被準(zhǔn)確識(shí)別直接決定了能否正確地分接還原出各個(gè)支路信號(hào)。系統(tǒng)總體結(jié)構(gòu)簡(jiǎn)圖如圖1所示。

2．2 時(shí)分復(fù)接中的同步技術(shù)
數(shù)字通信中的同步技術(shù)，也稱為定時(shí)，包括位同步(也稱時(shí)鐘同步)和幀同步，這是數(shù)字通信系統(tǒng)的一個(gè)重要特征。位同步是最基本的同步，是實(shí)現(xiàn)幀同步的前提，位同步的基本含義是收、發(fā)兩端的時(shí)鐘頻率必須同頻、同相，這樣接收端才能正確接收和判決發(fā)送端送來(lái)的每一個(gè)碼元。為了達(dá)到收、發(fā)端頻率同頻、同相，在設(shè)計(jì)傳輸碼型時(shí)，一般要考慮傳輸?shù)拇a型中應(yīng)含有發(fā)送端的時(shí)鐘頻率成分。這樣，接收端從接收到的經(jīng)過(guò)復(fù)用的碼元信號(hào)中提取出發(fā)端時(shí)鐘頻率來(lái)進(jìn)而得到同頻、同相的收端時(shí)鐘，就可以做到位同步；幀同步是為了保證收、發(fā)對(duì)應(yīng)的話路在時(shí)間上保持一致，這樣接收端就能正確接收發(fā)送端送來(lái)的每一個(gè)話路信號(hào)，當(dāng)然這必須是在位同步的前提下實(shí)現(xiàn)。為了建立收、發(fā)系統(tǒng)的幀同步，需要在每一幀(或幾幀)中的固定位置插入具有特定碼型的幀同步碼。這樣，只要收端能正確識(shí)別出這些幀同步碼，就能正確辨別出每一幀的首尾，從而能正確區(qū)分出發(fā)端送來(lái)的各路信號(hào)。上面介紹的PCM30／32路基群信號(hào)的TSO時(shí)隙傳輸?shù)膸叫盘?hào)就是為了實(shí)現(xiàn)該功能。