LPI雷達(dá)多波形設(shè)計(jì)分析與實(shí)現(xiàn)
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
隨著雷達(dá)電子對(duì)抗技術(shù)的發(fā)展，雷達(dá)生存能力面臨巨大挑戰(zhàn)，低截獲概率(Low Probability ofIntercept，簡(jiǎn)稱(chēng)LPI)雷達(dá)技術(shù)隨之發(fā)展。為了實(shí)現(xiàn)LPI雷達(dá)在保證作用距離下降低峰值功率，采用大時(shí)寬、帶寬積信號(hào)。因此，選擇大時(shí)寬、帶寬信號(hào)是LPI雷達(dá)的研究重點(diǎn)。常規(guī)的脈壓信號(hào)即線性調(diào)頻(LFM)信號(hào)的參數(shù)相對(duì)固定，容易被識(shí)別，而相位編碼信號(hào)采用在子碼內(nèi)調(diào)頻，對(duì)實(shí)現(xiàn)硬件的要求較高。為此，提出了采用非線性調(diào)頻(Non-linear Frequency modulation，簡(jiǎn)稱(chēng)NLFM)和多種調(diào)制波交替工作方式，從而降低了截獲的可能性，提高了雷達(dá)的生存能力。此外，還提出了一種可行的基于DDS技術(shù)解決非線性調(diào)頻信號(hào)的方案。
2 基本原理
2．1 tan調(diào)制信號(hào)
以tan調(diào)制信號(hào)(圖1)為例，說(shuō)明一般NLFM信號(hào)的篩選過(guò)程。由于tan函數(shù)在接近π／2時(shí)信號(hào)上升較快，為了降低非線性信號(hào)的多普勒頻移敏感度，定義調(diào)頻函數(shù)為：
選擇在線性度較好的(一π／4，π/4)區(qū)間內(nèi)作調(diào)頻。為了處理簡(jiǎn)便，設(shè)中頻f0=0，則信號(hào)的復(fù)數(shù)形式為：
式中：τ為時(shí)寬，τ=0～20μs；B為帶寬，B=5 MHz，采樣頻率fs=2B。
對(duì)匹配濾波器采用hamming窗進(jìn)行時(shí)域加權(quán)。圖2給出tan調(diào)制信號(hào)在0．001B．0．0lB多普勒頻移下的脈壓結(jié)果。
由圖1可見(jiàn)，tan調(diào)制采用線性度較好的區(qū)間，脈壓結(jié)果與線性調(diào)頻非常接近，這樣可大大降低多普勒敏感度。雖然，在非常大的頻移下，略微增大tan調(diào)制主瓣的寬度，但因tan調(diào)制有較高的主旁瓣比，極易于處理。讓該信號(hào)分時(shí)結(jié)合多脈沖，多波形的雷達(dá)信號(hào)，這樣有助于提高雷達(dá)的反截獲和防干擾能力，其性能仿真基本滿(mǎn)足雷達(dá)日常工作的需求。
2．2 DDS原理
直接數(shù)字頻率合成器(Direct Digital Synthesizer，簡(jiǎn)稱(chēng)DDS)是一種從相位概念出發(fā)直接合成所需波形的頻率合成技術(shù)。它由相位累加器、加法器、波形存儲(chǔ)ROM、D／A轉(zhuǎn)換器和低通濾波器(LPF)構(gòu)成。圖3給出DDS的原理框圖。
圖中：K為頻率控制字；P為相位控制字；fc為參考時(shí)鐘頻率；N為相位累加器的字長(zhǎng)：D為ROM數(shù)據(jù)位及D／A轉(zhuǎn)換器的字長(zhǎng)。相位累加器在fc的控制下以步長(zhǎng)K作累加，輸出的N位二進(jìn)制碼在相位控制字P、波形控制字W相加后作為波形ROM的地址，對(duì)波形ROM尋址，波形ROM輸出D位的幅度碼S(n)經(jīng)D／A轉(zhuǎn)換器變成階梯波S(t)，再經(jīng)低通濾波器濾波即可得到合成的信號(hào)波形。該合成信號(hào)波形取決于波形ROM中存儲(chǔ)的幅值碼，因此采用DDS能夠產(chǎn)生任意波形。
3 硬件設(shè)計(jì)
該系統(tǒng)硬件設(shè)計(jì)正是基于DDS原理設(shè)計(jì)的，其主控制器采用ADI公司的高性能DSP處理器AD-SP-BF531。該器件具有以下特點(diǎn)：較高的工作速度，可提高波形轉(zhuǎn)換速度，縮短轉(zhuǎn)換時(shí)間；最高時(shí)鐘頻率為400 MHz；采用雙處理單元結(jié)構(gòu)，32位定點(diǎn)處理器；內(nèi)部集成84 K字節(jié)SRAM存儲(chǔ)器；具有PPI／GPIO、UART并行接口和SPI接口。該器件的工作原理是：接收計(jì)算機(jī)發(fā)送的雷達(dá)信號(hào)參數(shù)，經(jīng)計(jì)算處理后產(chǎn)生DDS的控制參數(shù)和時(shí)序參數(shù)?？刂茀?shù)CSR，CFR，CTWO，LSR，RDW等通過(guò)DSP的SPI接口發(fā)送至DDS；時(shí)序控制參數(shù)(脈沖重復(fù)周期和脈沖寬度)通過(guò)DSP的并行總線發(fā)送至系統(tǒng)分時(shí)序控制器EP2C20型FPGA。FPGA產(chǎn)生DDS的UPDATE信號(hào)和線性調(diào)頻方向控制信號(hào)PSI和PS2。DDS的參考時(shí)鐘設(shè)置為單端輸入(20 MHz)，其內(nèi)部通過(guò)FRl寄存器倍頻至400 MHz，作為DDS的系統(tǒng)時(shí)鐘。DDS的AVDD引腳接1．8 V模擬電壓，DVDD引腳接1．8 V數(shù)字電壓，DVDD―I／O引腳接3．3 V數(shù)字電壓，其參考時(shí)鐘置為單端輸入，一端接20 MHz時(shí)鐘，另一端接地。圖4給出該系統(tǒng)硬件設(shè)計(jì)結(jié)構(gòu)框圖。
由于DDS是波形產(chǎn)生器的核心，其工作模式靈活，控制方式復(fù)雜，在權(quán)衡波形產(chǎn)生器的要求后，選用ADI公司的高性能AD9958型DDS，其特性：最高工作時(shí)鐘頻率為500 MHz；雙通道DDS；內(nèi)置10位、速率高達(dá)500MS／s的D／A轉(zhuǎn)換器；當(dāng)輸出頻率為40 MHz時(shí)，相位噪聲小于142 dB@l kHz；32位可編程頻率寄存器；14位相位偏移分辨率；10位輸出幅值控制分辨率；SPI控制接口。AD9958采用先進(jìn)的DDS技術(shù)，結(jié)合高速、高性能D／A轉(zhuǎn)換器可構(gòu)成數(shù)字編程的高頻合成器，產(chǎn)生200MHz頻率的模擬輸出正弦波。頻率調(diào)制和控制字可通過(guò)串行控制端口加載到AD9958。圖5給出DDS的連接電路圖。
評(píng)論