封測廠商：先進封裝挑戰(zhàn)越來越大

來源：半導體芯聞

隨著芯片和封裝尺寸的縮小，先進的封裝挑戰(zhàn)也越來越大。凸塊（Bumps）是許多高級封裝中的關(guān)鍵組件，但在納米級確保所有這些凸塊高度一致是一項日益嚴峻的挑戰(zhàn)。

如果沒有共面性（co-planarity,），表面可能無法正確粘附。如果在封裝中沒有發(fā)現(xiàn)問題，這可能會降低產(chǎn)量，或者會導致現(xiàn)場出現(xiàn)可靠性問題。識別這些問題需要各種工藝步驟，包括各種類型的檢查和計量，并且凸塊越密集和越小，這些工藝就變得越密集和耗時。

“隨著裸片內(nèi)的 I/O 間距不斷減小，每個裸片所需的凸塊數(shù)量會增加。此外，凸塊尺寸還在繼續(xù)減小，” Amkor晶圓服務副總裁 Doug Scott 說。“在某些情況下，每個芯片可能有超過 5,000 個凸點。這要求每個凸塊具有相同的尺寸和形狀，以確保下游正確組裝。一個缺失的凸塊或畸形的凸塊將導致組裝失敗和產(chǎn)量損失。”

還有其他挑戰(zhàn)，特別是當這些封裝中包含的芯片變得更加異構(gòu)時。Amkor 高級封裝開發(fā)和集成副總裁 Mike Kelly 表示：“新節(jié)點的總功率通常仍在上升，這促使客戶采用混合凸塊間距和凸塊直徑進行芯片設(shè)計?！?nbsp;“這需要更高端的電鍍工具和通常更慢的電鍍時間，并且有動力將成本影響降至最低。我們的客戶最關(guān)心的是總電流，這主要是一個電遷移問題，但它也是將電流更精細的網(wǎng)格輸送到新的硅節(jié)點——尤其是 3nm，但也從 5nm 開始。這意味著在更細的間距上有更多的凸塊，當凸塊間距和凸塊直徑在芯片上發(fā)生變化時，可能會面臨更多的電鍍挑戰(zhàn)。”

?  +

+

結(jié)構(gòu)

凸塊是簡單的焊球，直徑通常在 75μm 到 200μm 之間。它們可以通過電鍍或直接放置形成。“這兩種工藝都得到了很好的理解，得到了很好的優(yōu)化，并且在大批量制造中取得了成功，”斯科特說?！耙部梢允褂媒z網(wǎng)印刷制作焊點，但存在良率/焊料空洞問題。凸塊芯片和基板/末端 PCB 之間的適當設(shè)計可以顯著減少故障點?！?/p>

凸塊是在倒裝芯片工藝中植入 IC 上的——從技術(shù)上講，是受控崩潰芯片連接或 C4。一旦在晶片上制造了芯片，就會在其頂部放置一個金屬化焊盤并連接凸塊。然后，將芯片切塊并翻轉(zhuǎn)過來。

圖 1：凸塊工藝必須控制的參數(shù)包括高度、共面性、位置、尺寸和形狀。

資料來源：CyberOptics

理想情況下，凸塊與其他組件上的連接器完美對齊。這是經(jīng)常發(fā)生問題的地方，要么是由于凸塊本身的缺陷，要么是由于基板翹曲導致凸塊無法正確對齊。

“小芯片之間的互連依賴于焊料厚度小于 10 微米的微凸塊，” Ansys半導體部門產(chǎn)品營銷總監(jiān) Marc Swinnen 說?！拔⑼箟K的焊料量大約比傳統(tǒng)的倒裝芯片接頭小兩個數(shù)量級。這意味著即使插入基板的輕微彎曲或翹曲也會帶來重大的可靠性風險。此外，這些微凸塊被要求共同承載數(shù)百瓦的功率。任何局部過熱都可能導致這些微小結(jié)構(gòu)的熱失效?！?/p>

“您有各種各樣的材料、不同的基材，而且它們都有不同的熱膨脹系數(shù)，”布魯克納米表面與計量公司應用和產(chǎn)品管理總監(jiān) Frank Chen 說 ?！爱斈阌羞@些不匹配時，有些東西會比其他東西冷卻得更快，你會得到很多無法完全消除的翹曲和應力?，F(xiàn)實情況是，很難獲得平坦的表面?！?/p>

在許多情況下，這種翹曲非常小，甚至需要特殊設(shè)備才能檢測到。

“真正挑戰(zhàn)人們的是三種主要類型的凹凸缺陷——橋接、非濕和空洞，”Chen 說。“但也存在計量類型的問題，例如芯片放置錯誤，包括芯片移位和旋轉(zhuǎn)。與芯片貼裝相關(guān)的另一個問題是壓力。典型的過程是施加壓力和熱量來連接芯片，但由于壓力或熱量分布不均勻，您可能會出現(xiàn)一些傾斜或翹曲?！?/p>

空隙會使焊接連接界面看起來像瑞士奶酪，是熱和電源問題的根源。Palomar Technologies 的應用工程師 Anders Schmidt 說：“眾所周知，空隙是非常差的熱導體，會干擾熱量從組件中傳遞出去。” “由于組件不能很好地散熱，其載流能力下降，導致功率利用效率低下。”

圖 2：Swiss-cheese般的空隙會導致許多問題，包括導熱性差。

資料來源：Palomar Technologies

最壞的情況是，空隙會導致芯片開裂。根據(jù) Palomar 的說法，解決方案是使用共晶鍵合，其中熔點低于每種單獨材料的熔點。這可以使用中間金屬層來實現(xiàn)?！霸阪I合過程中，但在設(shè)備運行期間，熔點非常低，這是共晶鍵合的關(guān)鍵屬性之一，”施密特說。

因為焊料凸點是金屬，它們也有助于散熱。“可靠的焊料將與封裝配合使用，以消散內(nèi)部產(chǎn)生的熱量，在工作溫度下保持長期功能，并承受環(huán)境條件或電源循環(huán)引起的沖擊?！?/p>

?  +

+

不斷發(fā)展的材料

IBM 于 1964 年首次推出 [1]，凸塊設(shè)計隨著組件的縮小而變得流行，因為它們可以在與引線鍵合相同的空間內(nèi)實現(xiàn)更多的 I/O 連接，同時還降低了熱阻和電感。

最初，凸塊由錫鉛 (SnPb) 合金制成。為了與當前的環(huán)境問題保持一致，它們現(xiàn)在更多地由錫-銀-銅（SnAgCu 或 SAC）合金制成。鑒于單個組件上可能有數(shù)千個凸起，該轉(zhuǎn)換對環(huán)境審計具有重要意義，因為材料審計可以降至原子級別。

西門子數(shù)字工業(yè)軟件公司電子和半導體戰(zhàn)略副總裁艾倫·波特(Alan Porter)說:“如果你的產(chǎn)品含有不同的材料，每一種材料都可能含有一個鉛原子，當你把這些材料聚合在一起時，在某種程度上，鉛就會變得可測量和重要?！?/p>

目前，有來自不同供應商的許多凸塊和基板配置，所有這些都旨在優(yōu)化電氣連接以獲得更好的性能。[2] 底部填充材料的進步、倒裝芯片中的電絕緣粘合劑層（不要與“底部填充”[3] 混淆）也在提高效率。

在眾多選擇中，有純銅“微凸塊”，直徑在 20μm 到 25μm 之間，與較大的凸塊相比，它具有與凸塊相比引線鍵合的相同優(yōu)勢。隨著間距越來越小，從十多年前開始，許多制造商開始使用“C2 凸塊”，這是一種頂部有錫銀 (SnAg) 觸點的柱狀微凸塊結(jié)構(gòu)。

這些 SnAg 尖端提供了可靠性優(yōu)勢。但是成分的細微差異會影響顛簸的行為。根據(jù)Fisher Instruments的說法，“銀含量超過 3% 的焊料凸塊在熱疲勞測試中表現(xiàn)更好，并且更能抵抗剪切塑性變形，而銀含量較低（約 1%）的合金表現(xiàn)出優(yōu)異的延展性，因此具有更好的抗疲勞性在嚴重的應變條件下。此外，僅 0.5% 的銅就可以降低基板銅的溶解行為，從而提高可焊性?！?/p>

這里的基本制造挑戰(zhàn)之一是保持材料成分的適當平衡。這為多年來一直處于觀望狀態(tài)的 X 射線檢測創(chuàng)造了重要機會。X 射線可用于確定材料成分，例如互連中的合金或凸塊中的污染物。此外，它可以幫助識別結(jié)構(gòu)缺陷。

X 射線檢測的缺點是速度快，通常與光學檢測相結(jié)合。但隨著興趣的增長，這項技術(shù)的速度有了顯著提高。

“一個有空隙的凸起不會像一個實心球體那樣吸收那么多的 X 射線，”Chen 解釋說?！耙驗槔锩嬗幸粋€洞，空氣并沒有真正衰減 X 射線。在它是一個實心球體的情況下，你會得到更多的吸收。當你看著相機，之后你會看到有一個黑點，因為它吸收了所有的 X 射線，所以你看不到那里的光——與那個有洞的地方相比，你看到的更多。它不是完全透明的，但看起來有點輕。因此，我們正在查看圖像對比度和吸收的差異，然后比較已知的好和已知的壞，看看哪個是壞的。”

?  +

+

工藝步驟

當前對更小處理器、更小尺寸的更多 I/O 和更小封裝的需求也促使 OSAT 重新考慮工藝順序。CyberOptics的計算機視覺工程經(jīng)理 John Hoffman 表示：“曾經(jīng)嚴格的后端流程（例如包裝）現(xiàn)在正更多地轉(zhuǎn)移到前端?！皹I(yè)界傾向于將這些流程稱為中間流程，尤其是當晶圓廠或封裝廠執(zhí)行這些步驟時。

由于最終產(chǎn)品的可靠性取決于凸塊的精確對齊，因此必須提前進行檢查，這迫使進一步調(diào)整?！斑@需要以某種方式制備樣品，”陳說?！岸疫@些測試協(xié)議需要時間來設(shè)計?！?/p>

其他人同意?！叭缃?，在后端/包裝檢測方面，我們在檢測和組裝過程之間沒有明確的關(guān)聯(lián)，” KLA ICOS 部門的產(chǎn)品營銷經(jīng)理 Olivier Dupont 在最近的一次采訪中說?！斑@是一個需要建設(shè)的未來發(fā)展領(lǐng)域。正如許多人所觀察到的，先進封裝的增長仍在繼續(xù)。它必須投資于這種發(fā)展?！?/p>

?  +

+

縮放

隨著芯片和封裝的尺寸不斷縮小，凸塊技術(shù)正在被混合鍵合所取代。

今天，生產(chǎn)中最小的間距和直徑約為 20μm 間距和 10μm 直徑。Onto Innovation應用工程經(jīng)理 Woo Young Han 表示：“一些客戶試圖在 20 微米間距、10 微米直徑之后進行混合鍵合，其中一些客戶嘗試在 5 微米直徑、10 微米間距之后轉(zhuǎn)向混合鍵合?！?nbsp;。”這就是我們今天顛簸的局限。任何比這更小的都將是直接的銅對銅表面鍵合?！?/p>

一個值得關(guān)注的領(lǐng)域是晶圓邊緣?！皫准{米的表面滾降可能會破壞晶圓間的混合鍵合，”韓說?！拔覀兊暮芏嗫蛻舳枷Ｍ麑A邊緣的不完整芯片進行檢查。雖然它不會被使用，但部分裸片上的任何缺陷都會破壞整個過程。因此，許多檢測公司都在研究深度學習或基于人工智能的方法來檢測部分模具?！?/p>

GlobalFoundries的工廠后主管 Jean Trewhella 表示，雖然這些問題通常是人們最關(guān)心的問題，但在微柱凸塊的制造過程中還有另一個不太為人所知的問題。“制造微柱并不是最大的挑戰(zhàn)，”她說?！跋喾?，當你嘗試測試它們或?qū)⑺鼈冞B接到其他東西時，不會獲得任何額外的外來材料。這與我們進行碰撞的潔凈室不同。”

此外，測試本身有時會造成損壞?！拔覀儽仨氂H身接觸那個凸起或球，因此我們必須確保我們使用的 Pogo pin 技術(shù)不會造成太大的破壞，”Amkor 的 Harris 說?！按送猓覀儽仨毚_保我們的環(huán)境是干凈的。如果您在一個球和臟電源之間有連接，您通常需要在測試時增加電壓或電流以滿足特定水平。這條路上有阻力。如果那是碳類材料，它可能會燃燒并損壞插座，從而損壞設(shè)備?！?/p>

?  +

+

結(jié)論

Amkor 的 Scott 樂觀地認為這些問題可以得到解決?！半S著凸塊間距的減小，需要新的光刻膠材料和曝光設(shè)備，”他說?！拔覀冃枰^續(xù)投資于更好的設(shè)備和材料，以及增加統(tǒng)計過程控制和計量。此外，了解最終應用要求以確保設(shè)計適合滿足使用壽命要求也非常重要。”

他并不是唯一一個樂觀的人。“考慮到支柱的數(shù)量和其他所有因素，當您將所有這些概率疊加在一起時，PPM 不再罕見，”GlobalFoundries 公司的 Post Fab 測試開發(fā)中心研究員 John Carulli 說?！爱斘遗c整個鏈條上的各個同行進行基準測試和交談時，這些都是問題。目前沒有很多解決方案。但是很多聰明的人正在做很多很好的工作來解決這個問題?！?/p>

解決這些問題可能會帶來巨大的好處和機會。Promex Industries 的工程副總裁 Chip Greely 說：“更高的產(chǎn)量意味著更低的成本，更一致的設(shè)備在時間/超時時間內(nèi)做同樣的事情，因此成本應該會下降?！?/p>