sdram-based 文章進(jìn)入sdram-based技術(shù)社區(qū)

片上SDRAM控制器的設(shè)計(jì)與集成

　　隨著設(shè)計(jì)與制造技術(shù)的發(fā)展,集成電路設(shè)計(jì)從晶體管的集成發(fā)展到邏輯門(mén)的集成, 現(xiàn)在又發(fā)展到IP的集成,即SoC設(shè)計(jì)技術(shù)。SoC可以有效地降低電子信息系統(tǒng)產(chǎn)品的開(kāi)發(fā)成本,縮短開(kāi)發(fā)周期,提高產(chǎn)品的競(jìng)爭(zhēng)力,是工業(yè)界將采用的最主要的產(chǎn)品開(kāi)發(fā)方式。目前國(guó)內(nèi)也加大了在SoC 設(shè)計(jì)以及IP 集成領(lǐng)域的研究。本文介紹的便是國(guó)家基金項(xiàng)目支持的龍芯SoC—ICT- E32 設(shè)計(jì)所集成的片上SDRAM 控制器模塊設(shè)計(jì)與實(shí)現(xiàn)。　　1 　ICT-E32 體系結(jié)構(gòu) 　　ICT-E32 是一款32位高性能SoC ,它集成龍芯1號(hào)
關(guān)鍵字： SoC SDRAM 控制器 MCU和嵌入式微處理器

FPGA與DDR3 SDRAM的接口設(shè)計(jì)

DDR3 SDRAM內(nèi)存的總線(xiàn)速率達(dá)到600 Mbps to 1.6 Gbps (300 to 800 MHz)，1.5V的低功耗工作電壓，采用90nm制程達(dá)到2Gbits的高密度。這個(gè)架構(gòu)毫無(wú)疑問(wèn)更快、更大，每比特的功耗也更低，但是如何實(shí)現(xiàn)FPGA和DDR3 SDRAM DIMM條的接口設(shè)計(jì)呢？　　關(guān)鍵字：均衡（leveling）　　如果FPGA&nbs
關(guān)鍵字： FPGA DDR3 SDRAM 接口模擬IC 電源

高速嵌入式視頻系統(tǒng)中SDRAM時(shí)序控制分析

　　在高速數(shù)字視頻系統(tǒng)應(yīng)用中，使用大容量存儲(chǔ)器實(shí)現(xiàn)數(shù)據(jù)緩存是一個(gè)必不可少的環(huán)節(jié)。SDRAM就是經(jīng)常用到的一種存儲(chǔ)器。　　但是，在主芯片與SDRAM之間產(chǎn)生的時(shí)序抖動(dòng)問(wèn)題阻礙了產(chǎn)品的大規(guī)模生產(chǎn)。在數(shù)字電視接收機(jī)的生產(chǎn)實(shí)際應(yīng)用中，不同廠(chǎng)家的PCB板布線(xiàn)、PCB材料和時(shí)鐘頻率的不同，及SDRAM型號(hào)和器件一致性不同等原因，都會(huì)帶來(lái)解碼主芯片與SDRAM間訪(fǎng)問(wèn)時(shí)序的抖動(dòng)問(wèn)題。　　本文利用C-NOVA公司數(shù)字電視MPEG-2解碼芯片AVIA9700內(nèi)置的SDRAM控制器所提供的時(shí)序補(bǔ)償機(jī)制，設(shè)計(jì)了一個(gè)方便使
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) SDRAM 時(shí)序控制 MCU和嵌入式微處理器

SDRAM通用控制器的FPGA模塊化設(shè)計(jì)

引言同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(SDRAM)，在同一個(gè)CPU時(shí)鐘周期內(nèi)即可完成數(shù)據(jù)的訪(fǎng)問(wèn)和刷新，其數(shù)據(jù)傳輸速度遠(yuǎn)遠(yuǎn)大于傳統(tǒng)的數(shù)據(jù)存儲(chǔ)器(DRAM)，被廣泛的應(yīng)用于高速數(shù)據(jù)傳輸系統(tǒng)中?；贔PGA的SDRAM控制器，以其可靠性高、可移植性強(qiáng)、易于集成的特點(diǎn)，已逐漸取代了以往的專(zhuān)用控制器芯片而成為主流解決方案。然而，SDRAM復(fù)雜的控制邏輯和要求嚴(yán)格的時(shí)序，成為開(kāi)發(fā)過(guò)程中困擾設(shè)計(jì)人員主要因素，進(jìn)而降低了開(kāi)發(fā)速度，而且大多數(shù)的基于FPGA的SDR
關(guān)鍵字：工業(yè)控制嵌入式系統(tǒng) 單片機(jī) FPGA SDRAM 嵌入式工業(yè)控制

ADSP-TS201的系統(tǒng)設(shè)計(jì)及外部總線(xiàn)接口技術(shù)

1 引言隨著雷達(dá)技術(shù)發(fā)展，大帶寬高分辨力、多種信號(hào)處理方式的采用，使得實(shí)時(shí)信號(hào)處理對(duì)數(shù)據(jù)的處理速度大大提高。同時(shí)在雷達(dá)信號(hào)處理中運(yùn)算量大，數(shù)據(jù)吞吐量急劇上升，對(duì)數(shù)據(jù)處理的要求不斷提高。隨著大規(guī)模集成電路技術(shù)的發(fā)展，作為數(shù)字信號(hào)處理的核心數(shù)字信號(hào)處理器(DSP)得到了快速的發(fā)展和應(yīng)用。ADSP-TS201DSP是美國(guó)模擬器件(ADD公司繼TSl01之后推出的一款高性能處理器。此系列DSP性?xún)r(jià)比很高，兼有FPGA和ASIC信號(hào)處理性能和指令集處理器的高度可編程性，適用于大存儲(chǔ)量、高性能、高速度的信號(hào)處理和圖像
關(guān)鍵字：模擬技術(shù) 電源技術(shù) SDRAM DSP-TS201 總線(xiàn)接口模擬IC 電源

Altera PCI Express到DDR2 SDRAM 參考設(shè)計(jì)

Altera PCI Express到DDR2 SDRAM 參考設(shè)計(jì),OverviewAltera offers a PCI Express to DDR2 SDRAM reference design that demONSTrates the operation of Alteras PCI Express (PCIe) MegaCorereg; product. This reference design provides an interface betw
關(guān)鍵字：參考設(shè)計(jì) SDRAM DDR2 PCI Express Altera

Altera實(shí)現(xiàn)對(duì)新的JEDEC DDR3 SDRAM標(biāo)準(zhǔn)的支持

　　Altera宣布，在FPGA業(yè)界實(shí)現(xiàn)了對(duì)高性能DDR3存儲(chǔ)器接口的全面支持。在最近通過(guò)的JESD79-3 JEDEC DDR3 SDRAM標(biāo)準(zhǔn)下，Altera Stratix® III系列FPGA可以幫助設(shè)計(jì)人員充分發(fā)揮DDR3存儲(chǔ)器的高性能和低功耗優(yōu)勢(shì)，這類(lèi)存儲(chǔ)器在通信、計(jì)算機(jī)和視頻處理等多種應(yīng)用中越來(lái)越關(guān)鍵。　　這些應(yīng)用處理大量的數(shù)據(jù)，需要對(duì)高性能存儲(chǔ)器進(jìn)行快速高效的訪(fǎng)問(wèn)。符合JESD79-3 JEDEC DDR3 SDRAM標(biāo)準(zhǔn)可滿(mǎn)足DDR3存儲(chǔ)器的1.5V低功耗電壓供電要求，在下一
關(guān)鍵字： Altera SDRAM 存儲(chǔ)器

Kawasaki Microelectronics推出MIPS-Based Topaz先進(jìn)SoC計(jì)算子系統(tǒng)

　　MIPS科技宣布，Kawasaki Microelectronics（K-micro）已采用 MIPS-Based™ Topaz 先進(jìn) SoC 計(jì)算子系統(tǒng)，進(jìn)軍快速增長(zhǎng)的無(wú)源光網(wǎng)絡(luò)（PON）市場(chǎng)。采用 MIPS32®24Kc™ 和 24Kf™ 處理器的 Topaz 有助于 PON 設(shè)計(jì)師更快更有效地推出高性能設(shè)備。K-m
關(guān)鍵字： Kawasaki Microelectronics MIPS-Based SoC Topaz 單片機(jī) 計(jì)算子系統(tǒng) 嵌入式系統(tǒng) SoC ASIC

Kawasaki Microelectronics推出MIPS-Based Topaz先進(jìn)SoC計(jì)算子系統(tǒng)

　　MIPS科技宣布，Kawasaki Microelectronics（K-micro）已采用 MIPS-Based™ Topaz 先進(jìn) SoC 計(jì)算子系統(tǒng)，進(jìn)軍快速增長(zhǎng)的無(wú)源光網(wǎng)絡(luò)（PON）市場(chǎng)。采用 MIPS32®24Kc™ 和 24Kf™ 處理器的 Topaz 有助于 PON 設(shè)計(jì)師更快更有效地推出高性能設(shè)備。K-m
關(guān)鍵字： MIPS-Based SoC Topaz 計(jì)算子系統(tǒng) 消費(fèi)電子 SoC ASIC 消費(fèi)電子

愛(ài)特梅爾推出新型ARM7 閃存微控制器

愛(ài)特梅爾推出業(yè)界首款支持千兆字節(jié)以上SDRAM、NAND Flash及CompactFlash存儲(chǔ)容量的ARM7 閃存微控制器通用內(nèi)存接口 (UMI) 配有錯(cuò)誤糾正代碼控制器，能夠防止NAND 閃存丟失數(shù)位愛(ài)特梅爾公司 (Atmel® Corporation) 現(xiàn)已為基于ARM7™ 的USB微控制器 SAM7 系列增添三款新產(chǎn)品。全新的 SAM7S
關(guān)鍵字： ARM7 CompactFlash Flash NAND SDRAM 愛(ài)特梅爾單片機(jī) 工業(yè)控制嵌入式系統(tǒng) 閃存微控制器存儲(chǔ)器工業(yè)控制

利用FPGA解決TMS320C54x與SDRAM的接口問(wèn)題

在DSP應(yīng)用系統(tǒng)中，需要大量外擴(kuò)存儲(chǔ)器的情況經(jīng)常遇到。例如，在數(shù)碼相機(jī)和攝像機(jī)中，為了將現(xiàn)場(chǎng)拍攝的諸多圖片或圖像暫存下來(lái)，需要將DSP處理后的數(shù)據(jù)轉(zhuǎn)移到外存中以備后用。從目前的存儲(chǔ)器市場(chǎng)看，SDRAM由于其性能價(jià)格比的優(yōu)勢(shì)，而被DSP開(kāi)發(fā)者所青睞。DSP與SDRAM直接接口是不可能的。 FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列）由于其具有使用靈活、執(zhí)行速度快、開(kāi)發(fā)工具豐富的特點(diǎn)而越來(lái)越多地出現(xiàn)在現(xiàn)場(chǎng)電路設(shè)計(jì)中。本文用FPGA作為接口芯片，提供控制信號(hào)和定時(shí)信號(hào)，來(lái)實(shí)現(xiàn)DSP到SDRAM的數(shù)據(jù)存取。 1 SDRA
關(guān)鍵字： DSP FPGA SDRAM 單片機(jī) 嵌入式系統(tǒng) 存儲(chǔ)器

DSP片外高速海置SDRAM存儲(chǔ)系統(tǒng)設(shè)計(jì)

在數(shù)字圖像處理、航空航天等高速信號(hào)處理應(yīng)用場(chǎng)合，需要有高速大容量存儲(chǔ)空間的強(qiáng)力支持，來(lái)滿(mǎn)足系統(tǒng)對(duì)海量數(shù)據(jù)吞吐的要求。通過(guò)使用大容量同步動(dòng)態(tài)RAM(SDRAM)來(lái)擴(kuò)展嵌入式DSP系統(tǒng)存儲(chǔ)空間的方法，選用ISSI公司的IS42S16400高速SDRAM芯片，詳細(xì)論述在基于TMS320C6201(簡(jiǎn)稱(chēng)C6201)的數(shù)字信號(hào)處理系統(tǒng)中此設(shè)計(jì)方法的具體實(shí)現(xiàn)。 1 IS42S16400芯片簡(jiǎn)介IS42S16400是ISSl公司推出的一種單片存儲(chǔ)容量高達(dá)64 Mb(即8 MB)的16位字寬高速SDRAM芯片。
關(guān)鍵字： DSP SDRAM 單片機(jī) 嵌入式系統(tǒng) 存儲(chǔ)器

基于SDRAM的視頻處理器設(shè)計(jì)與實(shí)現(xiàn)

筆者在研究有關(guān)文獻(xiàn)的基礎(chǔ)上，根據(jù)具體情況提出一種獨(dú)特的方法，實(shí)現(xiàn)了對(duì)SDRAM的控制，并通過(guò)利用FPGA控制數(shù)據(jù)存取的順序來(lái)實(shí)現(xiàn)對(duì)數(shù)字視頻圖像的旋轉(zhuǎn)，截取、平移等實(shí)時(shí)處理。
關(guān)鍵字： SDRAM 視頻處理器

Reg istered SDRAM在MPC8241系統(tǒng)中的應(yīng)用

介紹Registered SDRAM的工作原理和接口芯片，以及在MPC8241嵌入式系統(tǒng)中進(jìn)行Registered SDRAM電路設(shè)計(jì)的實(shí)例；給出電路原理設(shè)計(jì)和PCB布局布線(xiàn)的一般規(guī)則。
關(guān)鍵字： istered SDRAM 8241 Reg