sdram-based 文章進(jìn)入sdram-based技術(shù)社區(qū)

INTERBUS總線技術(shù)介紹

Contact公司的INTERBUS現(xiàn)場(chǎng)總線誕生于1986年，采用非常獨(dú)特的集總幀傳輸協(xié)議，有效數(shù)據(jù)傳輸率高達(dá)52%，具備強(qiáng)...
關(guān)鍵字： INTERBUS總線工業(yè)以太網(wǎng)技術(shù) PC-Based

隨著PC技術(shù)的飛速發(fā)展，使得IPC（工業(yè)控制計(jì)算機(jī)）以及基于IPC的應(yīng)用技術(shù)同樣也得到了突飛猛進(jìn)的發(fā)展。同時(shí)，隨著In...
關(guān)鍵字： PC－Based PLC 控制系統(tǒng) rs485

　　隨著器件工作頻率越來越高，高速PCB設(shè)計(jì)所面臨的信號(hào)完整性等問題成為傳統(tǒng)設(shè)計(jì)的一個(gè)瓶頸，工程師在設(shè)計(jì)出完整的解決方案上面臨越來越大的挑戰(zhàn)。盡管有關(guān)的高速仿真工具和互連工具可以幫助設(shè)計(jì)設(shè)計(jì)師解決部分難題，但高速PCB設(shè)計(jì)中也更需要經(jīng)驗(yàn)的不斷積累及業(yè)界間的深入交流。　　下面列舉的是其中一些廣受關(guān)注的問題。　　布線拓樸對(duì)信號(hào)完整性的影響　　當(dāng)信號(hào)在高速PCB板上沿傳輸線傳輸時(shí)可能會(huì)產(chǎn)生信號(hào)完整性問題。意法半導(dǎo)體的網(wǎng)友tongyang問：對(duì)于一組總線(地址，數(shù)據(jù)，命令)驅(qū)動(dòng)多達(dá)4、5個(gè)設(shè)備(FLA
關(guān)鍵字： PCB設(shè)計(jì) SDRAM

高速SDRAM存儲(chǔ)器接口電路設(shè)計(jì)SDRAM可作為軟嵌入式系統(tǒng)的(NIOS II)的程序運(yùn)行空間，或者作為大量數(shù)據(jù)的緩沖區(qū)。SDRAM是通用的存儲(chǔ)設(shè)備，只要容量和數(shù)據(jù)位寬相同，不同公司生產(chǎn)的芯片都是兼容的。一般比較常用的SDRAM
關(guān)鍵字： SDRAM FPGA 最小系統(tǒng) 電路分析

1任務(wù)背景SDRAM具有大容量和高速的優(yōu)點(diǎn)，目前其存取速度可以達(dá)到100～133MHz，單片容量可以達(dá)到64Mbit或更高，因...
關(guān)鍵字： SDRAM 接口設(shè)計(jì)

摘要：針對(duì)現(xiàn)有發(fā)動(dòng)機(jī)狀態(tài)檢測(cè)設(shè)備體積、重量大，集成度低，導(dǎo)致其靈活性較差的問題，本文提出了一種便攜式發(fā)動(dòng)機(jī)測(cè)試設(shè)備的研制方案，給出了詳細(xì)的硬件和軟件設(shè)計(jì)。該便攜式發(fā)動(dòng)機(jī)測(cè)試設(shè)備具有攜帶、使用方便、智能化、集成度高的特點(diǎn)。
關(guān)鍵字：檢測(cè)設(shè)備嵌入式 SDRAM 201306

使用功能強(qiáng)大的FPGA來實(shí)現(xiàn)一種DDR2 SDRAM存儲(chǔ)器的用戶接口。該用戶接口是基于XILINX公司出產(chǎn)的DDR2 SDRAM的存儲(chǔ)控制器，由于該公司出產(chǎn)的這種存儲(chǔ)控制器具有很高的效率，使用也很廣泛，可知本設(shè)計(jì)具有很大的使用前景。本設(shè)計(jì)通過采用多路高速率數(shù)據(jù)讀寫探作仿真驗(yàn)證，可知其完全可以滿足時(shí)序要求，由綜合結(jié)果可知其使用邏輯資源很少，運(yùn)行速率很高，基本可以滿足所有設(shè)計(jì)需要。
關(guān)鍵字： SDRAM FPGA DDR2 存儲(chǔ)器

問題1：什么是DRAM、SRAM、SDRAM？　　答：名詞解釋如下　　DRAM--------動(dòng)態(tài)隨即存取器，需要不斷的刷新，才能保存 ...
關(guān)鍵字： DRAM SRAM SDRAM

摘要對(duì)DDR SDRAM的基本工作特性以及時(shí)序進(jìn)行了分析與研究，基于FPGA提出了一種通用的DDRSDRAM控制器設(shè)計(jì)方案。在Modelaim上通過了軟件功能仿真，并在FPGA芯片上完成了硬件驗(yàn)證。結(jié)果表明，該控制器能夠較好地完成DD
關(guān)鍵字：控制器設(shè)計(jì) SDRAM DDR FPGA 基于

如何正確使用PC C Based邏輯分析儀,工程師在測(cè)量數(shù)字訊號(hào)時(shí)使用邏輯分析儀能夠快速的找出問題所在，而孕龍邏輯分析儀更提供了多項(xiàng)專利技術(shù)使工程師開發(fā)產(chǎn)品時(shí)可提升工作效率。孕龍科技邏輯分析儀除了強(qiáng)大的數(shù)字訊號(hào)分析功能外，人性化的操作接口也能夠
關(guān)鍵字：邏輯分析儀 Based PC 正確使用如何

1 引言在高速信號(hào)處理系統(tǒng)中, 需要緩存高速、大量的數(shù)據(jù), 存儲(chǔ)器的選擇與應(yīng)用已成為系統(tǒng)實(shí)現(xiàn)的關(guān)鍵所在。DDR SDRAM是一種高速CMOS、動(dòng)態(tài)隨機(jī)訪問存儲(chǔ)器, 它采用雙倍數(shù)據(jù)速率結(jié)構(gòu)來完成高速操作。SDR SDRAM一個(gè)時(shí)鐘周
關(guān)鍵字： Xilinx SDRAM FPGA DDR

實(shí)現(xiàn)數(shù)據(jù)的高速大容量存儲(chǔ)是數(shù)據(jù)采集系統(tǒng)中的一項(xiàng)關(guān)鍵技術(shù)。本設(shè)計(jì)采用Altera 公司Cyclone系列的FPGA 完成了對(duì)DDR SDRAM 的控制，以狀態(tài)機(jī)來描述對(duì)DDR SDRAM 的各種時(shí)序操作，設(shè)計(jì)了DDR SDRAM 的數(shù)據(jù)與命令接口。用控
關(guān)鍵字： SDRAM FPGA DDR 控制器

在高速實(shí)時(shí)或者非實(shí)時(shí)信號(hào)處理系統(tǒng)當(dāng)中，使用大容量存儲(chǔ)器實(shí)現(xiàn)數(shù)據(jù)緩存是一個(gè)必不可少的環(huán)節(jié)，也是系統(tǒng)實(shí)現(xiàn)中的重點(diǎn)和難點(diǎn)之一。SDRAM（同步動(dòng)態(tài)隨機(jī)訪問存儲(chǔ)器）具有價(jià)格低廉、密度高、數(shù)據(jù)讀寫速度快的優(yōu)點(diǎn)，從而成
關(guān)鍵字：實(shí)現(xiàn) 控制器 SDRAM VHDL 基于