首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> lattice(萊迪思)半導(dǎo)體公司

lattice(萊迪思)半導(dǎo)體公司 文章 進入lattice(萊迪思)半導(dǎo)體公司技術(shù)社區(qū)

萊迪思推出LatticeSC系統(tǒng)芯片F(xiàn)PGA系列

  • -    LatticeSC FPGA 將高速I/O、SERDES、結(jié)構(gòu)化的ASIC模塊 和高性能的FPGA結(jié)構(gòu)集成在單個器件上 -     萊迪思半導(dǎo)體公司近日發(fā)布了其LatticeSCTM系統(tǒng)芯片F(xiàn)PGA系列。該系列在高速應(yīng)用中有著無以倫比的性能和連通性。LatticeSC FPGA采用富士通的90納米CMOS工藝技術(shù)并用300毫米硅片制造，能夠加速芯片至芯片、芯片至存儲器、高速串行
  • 關(guān)鍵字： FPGA系列  LatticeSC  萊迪思  

半導(dǎo)體公司注重品牌戰(zhàn)略自身產(chǎn)品差異化

  •       2006年伊始，Intel和AMD紛紛開始為各自的微處理器樹立新的品牌。營銷戰(zhàn)神Intel花3億美元巨資為Centrino在消費者心中打造了“無線筆記本”的形象，又將推出“Viiv”（與英文單詞“five”押韻）作為其娛樂PC平臺的品牌名稱。AMD市場銷售部門總管表示，AMD今年也將揭曉其數(shù)字媒體平臺的新品牌名稱，雖然目前還沒有什么詳細消息。        &nbs
  • 關(guān)鍵字： 半導(dǎo)體公司  品牌  戰(zhàn)略  

Lattice可簡化時鐘網(wǎng)絡(luò)設(shè)計

  • 　Lattice半導(dǎo)體公司為高性能通訊和計算產(chǎn)品推出第二代零延時時鐘發(fā)生器，它可產(chǎn)生20個時鐘輸出，每個輸出的轉(zhuǎn)換率都可以獨立編程，提供標(biāo)準輸入輸出和頻率選擇。ispClock5600A的鎖相環(huán)(PLL)及分隔器系統(tǒng)可從參考輸入綜合多種時鐘頻率。 　　該發(fā)生器基于非易失系統(tǒng)內(nèi)E2CMOS，與該公司第一代ispClock5600器件兼容，但增加了很多新功能，各種參數(shù)性能也有了顯著改進。最大壓控振蕩器(VCO)工作頻率已經(jīng)提升到800MHz。它支持33.33-、100-、133.33-和50MHz時鐘頻率。輸
  • 關(guān)鍵字： Lattice  可  設(shè)計  時鐘  網(wǎng)絡(luò)  

用可編程的扭斜控制來解決時鐘網(wǎng)絡(luò)問題的方法

  • 時鐘網(wǎng)絡(luò)管理問題提高同步設(shè)計的整體性能的關(guān)鍵是提高時鐘網(wǎng)絡(luò)的頻率。然而，諸如時序裕量、信號完整性、相關(guān)時鐘邊沿的同步等因素極大地增加了時鐘網(wǎng)絡(luò)設(shè)計的復(fù)雜度。傳統(tǒng)上，時鐘網(wǎng)絡(luò)的設(shè)計采用了簡單的元件，諸如扇出緩沖器、時鐘發(fā)生器、延時線、零延時緩沖器和頻率合成器。由于PCB走線長度不等而引起的時序誤差，采用蜿蜒走線設(shè)計的走線長度匹配方法來處理。走線阻抗與輸出驅(qū)動阻抗的不匹配經(jīng)常通過反復(fù)試驗選擇串聯(lián)電阻來消除。多種信號的標(biāo)準使得時鐘邊沿的同步更加復(fù)雜。至今，這三種挑戰(zhàn)會經(jīng)常遇到，并且鮮有理想的解決方案。以下描述了
  • 關(guān)鍵字： 萊迪思  

可編程邏輯器件融合CPLD+FPGA最佳特性

  • 可編程邏輯器件融合CPLD+FPGA最佳特性 Lattice(萊迪思)半導(dǎo)體公司近日推出了新的MachXO可編程邏輯器件系列產(chǎn)品，Lattice稱，這種新一代的跨越式可編程邏輯器件支持傳統(tǒng)上由高密度的CPLD或者低容量的FPGA所實現(xiàn)的應(yīng)用?！　?jù)Lattice現(xiàn)場應(yīng)用支持副總裁Jock Tomlinson介紹，MachXO邏輯器件建立在低成本的130nm嵌入式Flash處理工藝上。它能夠在單芯片中瞬時工作，這種特性對于許多CPLD應(yīng)用來說是十分重要的。3.5ns的管腳至管腳的延時使得器件能夠滿足當(dāng)代系統(tǒng)
  • 關(guān)鍵字： Lattice(萊迪思)半導(dǎo)體公司  

三端并聯(lián)穩(wěn)壓器的隱藏應(yīng)用

  • 三端并聯(lián)穩(wěn)壓器的隱藏應(yīng)用   　引言　　眾多半導(dǎo)體公司均推出了三端并聯(lián)穩(wěn)壓器 (three-terminal shunt regulator)。此類器件帶有內(nèi)部基準精確度、運算放大器及內(nèi)部并聯(lián)晶體管，以精確控制供電電壓。圖 1 給出了典型的電路應(yīng)用。三端并聯(lián)穩(wěn)壓器是廉價的半導(dǎo)體器件，除了并聯(lián)穩(wěn)壓器以外，其還具備其他有用的電源設(shè)計應(yīng)用。這種半導(dǎo)體器件可用作廉價的運算放大器，用于控制回路反饋。該器件還可同晶體管及無源組件協(xié)同使用，又可用于快速自舉電路。此外，這種器件經(jīng)過配置，還可作為低功耗輔助電
  • 關(guān)鍵字： 半導(dǎo)體公司  

SiGe半導(dǎo)體助便攜式消費類電子產(chǎn)品實現(xiàn)嵌入式Wi-Fi 功能(圖)

  • SiGe半導(dǎo)體助便攜式消費類電子產(chǎn)品實現(xiàn)嵌入式Wi-Fi 功能(圖)　　SiGe 半導(dǎo)體公司 (SiGe Semiconductor, Inc) 現(xiàn)已進一步擴展其 Wi-Fi 芯片系列，在產(chǎn)品中加入專為降低便攜式消費類電子產(chǎn)品尺寸及功耗而設(shè)計的無線射頻 (RF) 前端方案?！　∪碌?RangeCharger 器件包括 SE2550L RF 前端模塊及 SE2523L 功率放大器，主要面向 802.11b/g 無線局域網(wǎng) (WLAN) 系統(tǒng)。SE2550L 在一個微型芯片級封裝內(nèi)集成了收發(fā)器和天線之間所需
  • 關(guān)鍵字： SiGe  半導(dǎo)體公司  

下一代成幀器/映射器：提升網(wǎng)絡(luò)傳輸效率

  • 下一代成幀器/映射器：提升網(wǎng)絡(luò)傳輸效率 　　上司、公司和客戶無時無刻不在要求我們以較少的投入實現(xiàn)較高的產(chǎn)出。在以一種最佳的成本效益型方式來完成經(jīng)由傳輸基礎(chǔ)設(shè)施的數(shù)據(jù)移動任務(wù)時，這種要求尤其明顯?！　∽畛醯膫鬏斁W(wǎng)絡(luò)基于一種簡單的“配置完成便不再過問”的規(guī)則。它依靠的是SONET/SDH TDM（時分復(fù)用）能力。但是，向基于分組的傳輸要求的轉(zhuǎn)變迫使業(yè)界不得不開發(fā)新的標(biāo)準和架構(gòu)。而這反過來又促成了成幀器/映射器芯片在物理層水平上的發(fā)展，從而提供一條將現(xiàn)有的傳輸網(wǎng)絡(luò)更加有效地應(yīng)用于數(shù)據(jù)業(yè)
  • 關(guān)鍵字： 半導(dǎo)體公司  

日法軟體商共推3D資料壓縮及傳輸業(yè)界標(biāo)準

  • 日本Lattice科技公司和法國Dassault系統(tǒng)公司日前(7/8)宣布合作，將共同開發(fā)3D資料壓縮及傳輸技術(shù)和資料格式，并以成為全球業(yè)界標(biāo)準為目標(biāo)。Lattice是開發(fā)3維圖形相關(guān)軟體的公司，而Dassault則從事CAD相關(guān)軟體開發(fā)，在此次合作中，Dassault將利用Lattice的3D資料減肥技術(shù)“XVL”，在Dassault的各種工具之間傳輸輕量3D資料
  • 關(guān)鍵字： Lattice  3D  

萊迪思推出ispCLOCKTM高性能時鐘發(fā)生器器件

  • 萊迪思半導(dǎo)體公司（NASDAQ:LSCC）今天宣布推出其革命性的ispCLOCKTM在系統(tǒng)可編程時鐘發(fā)生器器件新系列。ispClock5500系列中的第一批器件：10輸出的ispClock5510 和 20 輸出的 ispClock5520將一個高性能的時鐘發(fā)生器和一個靈活的通用扇出緩沖器合成在一起。采用了一個高性能的鎖相環(huán)以及時鐘乘除工具，該片上的時鐘發(fā)生器可以提供多達5個頻率范圍從10MHz到320MHz的時鐘。無論是單端還是差分信號模式，通用扇出緩沖器都可以驅(qū)動多達20個時鐘網(wǎng)絡(luò)，并且每一個輸出都是
  • 關(guān)鍵字： 萊迪思  

萊迪思推出業(yè)界第一個混合信號PLD、開拓了電源管理市場

  • 世界上最大的在系統(tǒng)可編程器件供應(yīng)商－萊迪思半導(dǎo)體公司（納斯達克代號：LSCC）宣布推出其創(chuàng)新的PowerPAC™器件。這是業(yè)界第一片混合信號可編程邏輯器件（PLD），它內(nèi)含在系統(tǒng)可編程的模擬和邏輯組塊，能提供經(jīng)過優(yōu)化的電源管理功能，這一功能對如今的多電源電子系統(tǒng)是至關(guān)重要的。該器件集成了可編程邏輯、電壓比較器、參考電壓及高電壓的場效應(yīng)管驅(qū)動器，支持單芯片可編程供電定序與監(jiān)控，為總值達到120億美元的電源半導(dǎo)體市場奉獻了獨特的可編程控制方案。雖然，微處理器、DSP、FPGA和專用集成電路（ASI
  • 關(guān)鍵字： 萊迪思  模擬IC  電源  

萊迪思低功耗的CPLD 器件系列將其可編程解決方案拓展至便攜式電子產(chǎn)品市場

  • 在系統(tǒng)可編程（ISP™）邏輯產(chǎn)品的發(fā)明者－萊迪思半導(dǎo)體公司（納斯達克代號：LSCC）今天正式宣布其1.8伏 ispMACH
  • 關(guān)鍵字： 萊迪思  

Lattice發(fā)布新一代 ispLEVERTM設(shè)計工具

  • 萊迪思半導(dǎo)體公司不久前公布了ispLEVER 2.0 版__新一代的ispLEVER 設(shè)計工具套件，支持萊迪思新的ispXPGATM 和 ispXPLDTM產(chǎn)品系列，并集成了萊迪思 ORCA Foundry設(shè)計工具的特點和功能。在設(shè)計中通過使用類－LPM(Library of Parametrized Modules)宏，Module/IP Manager也可用來加速生成普通邏輯元件。ispLEVER floorplanner 提供ispXPGA 設(shè)計中邏輯的布局布線的控制。有色編碼的圖形用戶接口幫助設(shè)計
  • 關(guān)鍵字： Lattice  
共313條 21/21 |‹ « 12 13 14 15 16 17 18 19 20 21

lattice(萊迪思)半導(dǎo)體公司介紹

您好，目前還沒有人創(chuàng)建詞條lattice(萊迪思)半導(dǎo)體公司!
歡迎您創(chuàng)建該詞條，闡述對lattice(萊迪思)半導(dǎo)體公司的理解，并與今后在此搜索lattice(萊迪思)半導(dǎo)體公司的朋友們分享。    創(chuàng)建詞條
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473