新聞中心

EEPW首頁 > 新品快遞 > Lattice可簡化時(shí)鐘網(wǎng)絡(luò)設(shè)計(jì)

Lattice可簡化時(shí)鐘網(wǎng)絡(luò)設(shè)計(jì)

——
作者: 時(shí)間:2005-12-29 來源: 收藏
 半導(dǎo)體公司為高性能通訊和計(jì)算產(chǎn)品推出第二代零延時(shí)發(fā)生器,它產(chǎn)生20個(gè)輸出,每個(gè)輸出的轉(zhuǎn)換率都以獨(dú)立編程,提供標(biāo)準(zhǔn)輸入輸出和頻率選擇。ispClock5600A的鎖相環(huán)(PLL)及分隔器系統(tǒng)從參考輸入綜合多種頻率。

  該發(fā)生器基于非易失系統(tǒng)內(nèi)E2CMOS,與該公司第一代ispClock5600器件兼容,但增加了很多新功能,各種參數(shù)性能也有了顯著改進(jìn)。最大壓控振蕩器(VCO)工作頻率已經(jīng)提升到800MHz。它支持33.33-、100-、133.33-和50MHz時(shí)鐘頻率。輸入時(shí)鐘頻率范圍已經(jīng)擴(kuò)展到5MHz至400MHz,可支持8.192MHz。該器件還具有通用輸出緩存,可為DDRII和QDRII存儲(chǔ)器(高達(dá)400MHz)提供時(shí)鐘。


評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉