可編程邏輯器件融合CPLD+FPGA最佳特性

可編程邏輯器件融合CPLD+FPGA最佳特性

Lattice(萊迪思)半導(dǎo)體公司近日推出了新的MachXO可編程邏輯器件系列產(chǎn)品，Lattice稱，這種新一代的跨越式可編程邏輯器件支持傳統(tǒng)上由高密度的CPLD或者低容量的FPGA所實現(xiàn)的應(yīng)用。
　　據(jù)Lattice現(xiàn)場應(yīng)用支持副總裁Jock Tomlinson介紹，MachXO邏輯器件建立在低成本的130nm嵌入式Flash處理工藝上。它能夠在單芯片中瞬時工作，這種特性對于許多CPLD應(yīng)用來說是十分重要的。3.5ns的管腳至管腳的延時使得器件能夠滿足當(dāng)代系統(tǒng)設(shè)計的高速要求?！癊”型MachXO器件采用了1.2V邏輯核技術(shù)，適用于超低功耗的應(yīng)用。一個片上的電壓調(diào)整器使得“C”型MachXO器件可以支持1.8V， 2.5V或3.3V的外部電壓，從而支持傳統(tǒng)的系統(tǒng)電源要求。與此同時，在MachXO系列的所有成員中還增加了分布式存貯器、一種低待機功耗的睡眠模式以及通過Lattice特有的TransFR技術(shù)來透明地更新邏輯配置的功能。此外，在較大的系列成員中，增加了對嵌入式RAM（EBR）和鎖相環(huán)（PLL）時鐘電路以及PCI和LVDS I/O的支持，提供了通常僅在傳統(tǒng)的FPGA結(jié)構(gòu)中才有的功能。與此同時，還保留了Lattice前幾代CPLD（如流行的MACH器件）的瞬時上電、單片和高速的優(yōu)點。
　　據(jù)了解，MachXO系列有四個密度等級，包括256、640、1200 和2280 LUT的器件，用戶的I/O數(shù)目從78至271個。MachXO1200和MachXO2280支持1或者2個模擬鎖相環(huán)，以及1或者3個9K位的嵌入式RAM塊，每個器件分別有9.2K或27.6K位的塊存儲器。Flash使得每個EBR塊不僅可以被配置成標(biāo)準(zhǔn)的單口和雙口RAM功能，而且可以成為非易失性的用戶ROM。專用的“硬”FIFO支持邏輯提高了FIFO實現(xiàn)的效率，并且無需額外的LUT用于指針和標(biāo)志功能。這些新的器件能讓系統(tǒng)設(shè)計者在單位邏輯功能上降低50%的成本，而且在特性上有了極大的提升。

　　MachXO低功耗睡眠模式可減少100倍的待機功耗，支持那些要求低功耗的應(yīng)用。該器件還支持Lattice特有的TransFR（透明的現(xiàn)場重新配置）技術(shù)，能夠在器件使用SRAM配置存儲器繼續(xù)正常工作的情況下，對Flash配置存儲器進行透明的編程。新的配置可以方便的在數(shù)毫秒中從Flash下載到SRAM塊中。TransFR技術(shù)使得器件能在不嚴(yán)重中斷系統(tǒng)運行的情況下實現(xiàn)更新，確保了現(xiàn)場邏輯更新的靈活性。
　　Jock Tomlinson說，在每個器件的內(nèi)核中是一個查找表陣列，可以用來實現(xiàn)邏輯和小型的分布式存儲器。這個陣列被靈活的I/O所包圍，這些I/O能夠?qū)崿F(xiàn)多種流行的I/O標(biāo)準(zhǔn)，如LVCMOS。在大一些的器件中，還支持PCI和LVDS。另外，用于MachXO器件的完整的時序驅(qū)動設(shè)計包含在Lattice的ispLEVER 設(shè)計工具套件中。Mentor Graphics的Precision RTL Synthesis和Synplicity的Synplify綜合工具支持VHDL和Verilog設(shè)計輸入。ispLEVER軟件提供了一整套實現(xiàn)、驗證和編程工具。