lattice(萊迪思)半導(dǎo)體公司文章最新資訊

萊迪思宣布出版名為“POWER 2 YOU”參考書(shū)

　　萊迪思半導(dǎo)體公司今天宣布推出印刷版的書(shū)“Power 2 You”，針對(duì)電路板的電源管理功能，為設(shè)計(jì)人員提供150頁(yè)的技術(shù)細(xì)節(jié)和設(shè)計(jì)考慮。作者是Srirama(“Shyam”) Chandra，他是電源管理領(lǐng)域被認(rèn)可的專(zhuān)家，發(fā)表了多篇有關(guān)電源管理的文章。
關(guān)鍵字：萊迪思電源管理

Lattice的另類(lèi)生存模式

　　在FPGA行業(yè)，Lattice等中小公司為了避免和大型FPGA公司直接競(jìng)爭(zhēng)，通常推出一些具有差異化的產(chǎn)品，例如在可編程混合信號(hào)芯片，使FPGA涉足傳統(tǒng)模擬領(lǐng)地。　　為改善電路板的電源與數(shù)字化管理，Lattice于10月12日發(fā)布了Platfrom Manager。該產(chǎn)品已是Lattice電源管理產(chǎn)品的第三代了—Lattice早在2003年推出了第一代產(chǎn)品—Power Manager，主要功能是排序和監(jiān)控;2006年推出Power Manager II，增加了熱插拔、電壓測(cè)量、微調(diào)閾度。
關(guān)鍵字： Lattice FPGA 201011

萊迪思推出新的MachXO2 PLD系列

　　萊迪思半導(dǎo)體公司今天宣布推出其新的MachXO2? PLD系列，為低密度PLD的設(shè)計(jì)人員提供了在單個(gè)器件中前所未有的低成本，低功耗和高系統(tǒng)集成。嵌入式閃存技術(shù)采用了低功耗65納米工藝，與MachXO? PLD系列相比，MachXO2系列提供了3倍的邏輯密度、10倍的嵌入式存儲(chǔ)器、降低了100倍以上的靜態(tài)功耗并減少了高達(dá)30%的成本。
關(guān)鍵字：萊迪思 PLD

萊迪思今日發(fā)布改進(jìn)了綜合和功耗優(yōu)化的CPLD設(shè)計(jì)工具

　　萊迪思半導(dǎo)體公司今日發(fā)布了ispLEVER? Classic設(shè)計(jì)工具套件1.4版。ispLEVER Classic設(shè)計(jì)軟件已經(jīng)升級(jí)，添加了帶有HDL Analyst功能集的Synopsys Synplify Pro，以及改進(jìn)的ispMACH? 4000ZE CPLD Fitter，具有更好的功耗優(yōu)化功能。　　Synplify Pro HDL Analyst為設(shè)計(jì)師們提供了快速直觀地實(shí)現(xiàn)高階寄存器傳輸級(jí)(RTL)Verilog或VHDL的方法。設(shè)計(jì)師可以在圖和源代碼之間進(jìn)行交叉查詢(xún)，
關(guān)鍵字：萊迪思設(shè)計(jì)工具套件 ispLEVER

用PLD簡(jiǎn)化邊界掃描測(cè)試

　　引言　　隨著JTAG標(biāo)準(zhǔn)IEEE1149.1的定型，及隨后開(kāi)始在集成電路Intel 80486中采用，邊界掃描測(cè)試已被廣泛應(yīng)用于測(cè)試印刷電路板的連接，以及在集成電路內(nèi)進(jìn)行測(cè)試。邊界掃描測(cè)試受到設(shè)計(jì)人員的歡迎，因?yàn)樗軌蛟诰€測(cè)試，而無(wú)需昂貴的釘床在線測(cè)試設(shè)備。然而，在大的電路板上，邊界掃描鏈路很長(zhǎng)，電路板設(shè)計(jì)人員面臨著多種挑戰(zhàn)，諸如故障檢測(cè)和隔離、測(cè)試時(shí)間、物理布線，同時(shí)還要管理偏移，電壓轉(zhuǎn)換和滿(mǎn)足各種特殊需要。傳統(tǒng)上使用ASSP來(lái)應(yīng)對(duì)這些挑戰(zhàn)，然而基于ASSP的解決方案更為昂貴，有固定的電平和一些
關(guān)鍵字：萊迪思 PLD

萊迪思推出針對(duì)MachXO和ispMACH 4000ZE PLD而優(yōu)化的參考設(shè)計(jì)

　　萊迪思半導(dǎo)體公司今天宣布已經(jīng)推出了針對(duì)MachXO™和ispMACH® 4000ZE PLD而優(yōu)化的超過(guò)90個(gè)參考設(shè)計(jì)。參考設(shè)計(jì)能夠幫助設(shè)計(jì)人員快速和高效地進(jìn)行設(shè)計(jì)，并能有效使用這些常用功能，諸如通用I/O擴(kuò)展、I2C總線主/從、LCD控制器、SD閃存控制器，以及其他接口，這些功能廣泛地用于各種市場(chǎng)，包括消費(fèi)、通訊、計(jì)算機(jī)，工業(yè)和醫(yī)療等。這些參考設(shè)計(jì)與完整的文檔和設(shè)計(jì)源代碼結(jié)合在一起完全可以適應(yīng)客戶(hù)的需求，使設(shè)計(jì)人員縮短設(shè)計(jì)時(shí)間，提高工作效率并加快產(chǎn)品的上市。　　&ldqu
關(guān)鍵字：萊迪思參考設(shè)計(jì) PLD

萊迪思半導(dǎo)體與Helion發(fā)布用于視頻安全和監(jiān)控?cái)z像機(jī)的IP核

　　萊迪思半導(dǎo)體公司(NASDAQ: LSCC)與Helion今天宣布他們已經(jīng)發(fā)布知識(shí)產(chǎn)權(quán)(IP)核用于視頻安全和監(jiān)控?cái)z像機(jī)市場(chǎng)。針對(duì)LatticeXP2™、LatticeECP2M™和LatticeECP3™FPGA系列，Helion展示了其IONOS流水線型視頻IP和Vesta評(píng)估平臺(tái)。Helion Vesta評(píng)估平臺(tái)是一個(gè)完全獨(dú)立的平臺(tái)，能夠開(kāi)發(fā)和實(shí)現(xiàn)針對(duì)攝像機(jī)系統(tǒng)的圖像流水線技術(shù)，尤其是緊湊形式的視頻安全應(yīng)用，如網(wǎng)絡(luò)IP和球型攝像機(jī)。　　Helion的Ves
關(guān)鍵字： Lattice 視頻監(jiān)控視頻安全 IP核

用于無(wú)線基礎(chǔ)設(shè)備中數(shù)據(jù)轉(zhuǎn)換器和低成本FPGA的JESD204A

　　引言　　隨著人們訂購(gòu)無(wú)線服務(wù)數(shù)量的激增、各種服務(wù)類(lèi)型的多樣化，以及更低的便攜式設(shè)備接入因特網(wǎng)的費(fèi)用，使得對(duì)于增加基礎(chǔ)設(shè)施容量的需求日益明顯。3G智能手機(jī)、3G上網(wǎng)本和3G平板電腦是引發(fā)對(duì)于無(wú)線數(shù)據(jù)服務(wù)和基站容量的爆炸性需求的主要推動(dòng)力。將性能疊加到現(xiàn)有的無(wú)線寬帶設(shè)備，例如：HSPA+和EV-DO(即3G+)，已經(jīng)解決了一部分?jǐn)?shù)據(jù)吞吐量的需要，但因?yàn)榉?wù)速度慢，無(wú)線服務(wù)供應(yīng)商仍飽受用戶(hù)指責(zé)，尤其是在大城市中，用戶(hù)不滿(mǎn)的情況更加嚴(yán)重。　　無(wú)線運(yùn)營(yíng)商有向更高帶寬服務(wù)發(fā)展的計(jì)劃，如：LTE和LTE-A
關(guān)鍵字： Lattice FPGA JESD204A

NU HORIZONS ELECTRONICS成為萊迪思半導(dǎo)體全球代理商

　　萊迪思半導(dǎo)體公司今日宣布Nu Horizons Electronics Corp. 即日起將在全球范圍內(nèi)代理萊迪思的全部產(chǎn)品。Nu Horizons目前在整個(gè)亞太地區(qū)代理萊迪思產(chǎn)品。　　Nu Horizons全球代理部總裁Kent Smith 表示：“Nu Horizons Electronics 非常高興能與萊迪思一起拓展全球業(yè)務(wù)。萊迪思是全球領(lǐng)先的FPGA、PLD、可編程時(shí)鐘和電源管理器件、軟件設(shè)計(jì)工具和IP核供應(yīng)商之一，并且我們的全球銷(xiāo)售和工程師團(tuán)隊(duì)對(duì)于可編程邏輯技術(shù)非常了解。萊
關(guān)鍵字：萊迪思 FPGA PLD 可編程時(shí)鐘電源管理器件

Lattice用中檔FPGA實(shí)現(xiàn)多相濾波器

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： Lattice 中檔FPGA 多相濾波器

FPGA中的處理器IP概述

在工程設(shè)計(jì)中，如何選擇微處理器核越來(lái)越重要，本文對(duì)FPGA設(shè)計(jì)中所用的處理器IP核進(jìn)行了探討。LatticeMico32軟核具有技術(shù)上的優(yōu)勢(shì)，不僅擁有IP核，還有構(gòu)建平臺(tái)的工具。
關(guān)鍵字： Lattice FPGA 軟核硬核處理器IP 201003

萊迪思推出適用于SERDES 和視頻時(shí)鐘分配的開(kāi)發(fā)平臺(tái)

　　萊迪思半導(dǎo)體公司今日發(fā)布ispClock 5400D 可編程時(shí)鐘器件的評(píng)估板，價(jià)格為169美元。這款新的評(píng)估板是適用于ispClock5400D差分時(shí)鐘分配器件的評(píng)估和設(shè)計(jì)的易于使用的開(kāi)發(fā)平臺(tái)。該款評(píng)估板還可以用于查看5400D器件的性能和在系統(tǒng)編程，或者用作LatticeECP3™ FPGA串行協(xié)議或視頻協(xié)議評(píng)估板的副板或時(shí)鐘源。　　通常，只有帶有LVDS或LVPECL接口的價(jià)格昂貴的振蕩器才可用作FPGA SERDES接口應(yīng)用的參考時(shí)鐘源。而現(xiàn)在ispClock5400D器件提供超
關(guān)鍵字：萊迪思開(kāi)發(fā)平臺(tái) LatticeECP3

FPGA的技術(shù)市場(chǎng)特點(diǎn)

本文通過(guò)對(duì)FPGA行業(yè)主要的市場(chǎng)調(diào)查公司、供應(yīng)商和第三方合作伙伴的訪問(wèn)，力圖揭示FPGA近期的市場(chǎng)特點(diǎn)及發(fā)展態(tài)勢(shì)。
關(guān)鍵字： Xilinx FPGA Altera Actel Lattice Altium Gartner 200911

用內(nèi)部邏輯分析儀調(diào)試FPGA(08-100)

　　進(jìn)行硬件設(shè)計(jì)的功能調(diào)試時(shí)，F(xiàn)PGA的再編程能力是關(guān)鍵的優(yōu)點(diǎn)。CPLD和FPGA早期使用時(shí)，如果發(fā)現(xiàn)設(shè)計(jì)不能正常工作，工程師就使用“調(diào)試鉤”的方法。先將要觀察的FPGA內(nèi)部信號(hào)引到引腳，然后用外部的邏輯分析儀捕獲數(shù)據(jù)。然而當(dāng)設(shè)計(jì)的復(fù)雜程度增加時(shí)，這個(gè)方法就不再適合了，其中有幾個(gè)原因。第一是由于FPGA的功能增加了，而器件的引腳數(shù)目卻緩慢地增長(zhǎng)。因此，可用邏輯對(duì)I/O的比率減小了，參見(jiàn)圖1。此外，設(shè)計(jì)很復(fù)雜時(shí)，通常完成設(shè)計(jì)后只有幾個(gè)空余的引腳，或者根本就沒(méi)有空余的引腳能用于調(diào)試。
關(guān)鍵字：萊迪思 FPGA 邏輯分析儀

用FPGA實(shí)現(xiàn)FIR濾波器(08-100)

　　你接到要求用FPGA實(shí)現(xiàn)FIR濾波器的任務(wù)時(shí)，也許會(huì)想起在學(xué)校里所學(xué)的FIR基礎(chǔ)知識(shí)，但是下一步該做什么呢?哪些參數(shù)是重要的?做這個(gè)設(shè)計(jì)的最佳方法是什么?還有這個(gè)設(shè)計(jì)應(yīng)該怎樣在FPGA中實(shí)現(xiàn)?現(xiàn)在有大量的低成本IP核和工具來(lái)幫助你進(jìn)行設(shè)計(jì)，因?yàn)镕IR是用FPGA實(shí)現(xiàn)的最普通的功能。
關(guān)鍵字：萊迪思 FPGA FIR濾波器

共320條 20/22 |‹ « 13 14 15 16 17 18 19 20 21 22 »

lattice(萊迪思)半導(dǎo)體公司介紹

您好，目前還沒(méi)有人創(chuàng)建詞條lattice(萊迪思)半導(dǎo)體公司!
歡迎您創(chuàng)建該詞條，闡述對(duì)lattice(萊迪思)半導(dǎo)體公司的理解，并與今后在此搜索lattice(萊迪思)半導(dǎo)體公司的朋友們分享。創(chuàng)建詞條