首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> ip核

基于FPGA的DDS IP核設(shè)計(jì)

  • 摘要:以Altera公司的QuartusⅡ7.2作為開發(fā)工具,研究了基于FPGA的DDS IP核設(shè)計(jì),并給出基于Signal TapⅡ嵌入式邏輯分析儀的仿真測(cè)試結(jié)果。將設(shè)計(jì)的DDS IP核封裝成為SOPC Builder自定義的組件,結(jié)合32位嵌入式CPU軟
  • 關(guān)鍵字: FPGA  DDS  IP核    

使用LabVIEW FPGA模塊設(shè)計(jì)IP核

  • 對(duì)于利用LabVIEW FPGA實(shí)現(xiàn)RIO目標(biāo)平臺(tái)上的定制硬件的工程師與開發(fā)人員,他們可以很容易地利用所推薦的組件設(shè)計(jì)構(gòu)建適合其應(yīng)用的、可復(fù)用且可擴(kuò)展的代碼模塊?;谝呀?jīng)驗(yàn)證的設(shè)計(jì)進(jìn)行代碼模塊開發(fā),將使現(xiàn)有IP在未來應(yīng)
  • 關(guān)鍵字: LabVIEW  FPGA  IP核  模塊設(shè)計(jì)    

Nufront第三代處理器采用Cadence接口IP解決方案

  • 全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司 (NASDAQ: CDNS),日前宣布Nufront(新岸線)的NS115芯片組采用了Cadence可配置的DDR3/3L/LPDDR2存儲(chǔ)控制器與硬化PHY IP核,應(yīng)用于其雙核ARM Cortex –A9移動(dòng)應(yīng)用處理器。TSMC 40LP工藝, 32位DDR3/LPDDR2接口的數(shù)據(jù)傳輸速率最高可達(dá)800Mbps,并能提供對(duì)超薄筆記本、平板電腦和智能手機(jī)等產(chǎn)品至關(guān)重要的基于數(shù)據(jù)流量的自動(dòng)功耗管理。 Cadence 的DDR3/3L/LPDDR2 IP
  • 關(guān)鍵字: Cadence  DDR2  IP核  

Leon2處理器IP核技術(shù)

  • Leon2是GaislerResearch公司于2003年研制完成的一款32位、符合IEEE-1754(SPARCVS)結(jié)構(gòu)的處理器IP核。它的前 ...
  • 關(guān)鍵字: Leon2  處理器  IP核  

Cosmic Circuits力爭(zhēng)成為主要的半導(dǎo)體IP核提供商

  •   Cosmic Circuits,領(lǐng)先的差異化模擬和混合信號(hào)IP核提供商,宣布開發(fā)MIPI D-PHY、MIPI M-PHY、USB2.0、USB3.0、PCI Express和HDMI IPs標(biāo)準(zhǔn)的28納米和20納米IP核。Cosmic Circuits也正在開發(fā)這些標(biāo)準(zhǔn)的控制器解決方案,以便為客戶提供完整的解決方案。   Cosmic Circuits提供差異化混合信號(hào)IP核的廣泛組合,提供的產(chǎn)品大致分為兩類:AMS(模擬和混合信號(hào))IP核和連接(接口)IP核。Cosmic Circuits的AM
  • 關(guān)鍵字: 半導(dǎo)體  IP核  

應(yīng)用于SoC設(shè)計(jì)中IP核的接口技術(shù)

  • 引言隨著半導(dǎo)體技術(shù)的發(fā)展,深亞微米工藝加工技術(shù)允許開發(fā)上百萬門級(jí)的單芯片,已能夠?qū)⑾到y(tǒng)級(jí)設(shè)計(jì)集成...
  • 關(guān)鍵字: SoC設(shè)  IP核  接口技術(shù)  

關(guān)于IP核在SoC設(shè)計(jì)中的接口技術(shù)

  • 引言隨著半導(dǎo)體技術(shù)的發(fā)展,深亞微米工藝加工技術(shù)允許開發(fā)上百萬門級(jí)的單芯片,已能夠?qū)⑾到y(tǒng)級(jí)設(shè)計(jì)...
  • 關(guān)鍵字: IP核  SoC  接口技術(shù)  

基于Nexys 3開發(fā)板的堆棧處理器的測(cè)試

  • 堆棧處理器是一種專門面向嵌入式控制領(lǐng)域的處理器,其所有執(zhí)行過程均依賴于兩個(gè)硬件支持的堆棧:執(zhí)行數(shù)學(xué)表達(dá)式的數(shù)據(jù)堆棧(Data Stack)和保存子程序返回地址的返回堆棧(Return Stack),而不是大量的通用寄存器。堆棧處理器的特征使其相比較于RISC和CISC等通用寄存器處理器,更加適合應(yīng)用于嵌入式實(shí)時(shí)控制領(lǐng)域。本文在上述背景下,介紹了一個(gè)堆棧處理器的IP核,給出了其在Digilent公司的Nexys 3開發(fā)板上的實(shí)現(xiàn)結(jié)果,以及使用ModelSim SE 6.5C仿真測(cè)試的結(jié)果。
  • 關(guān)鍵字: 嵌入式  IP核  

USB2.0接口IP核的開發(fā)與設(shè)計(jì)

  • 隨著PC機(jī)和外圍設(shè)備的發(fā)展,傳統(tǒng)的并行接口和串行接口RS-232在易用性(即插即用)和端口擴(kuò)展等方面存在著一定...
  • 關(guān)鍵字: USB2.0接口  IP核  傳輸速率  

基于51單片機(jī)IP核的FPGA實(shí)現(xiàn)與應(yīng)用

  •   1 引言  長(zhǎng)期以來,單片機(jī)以其性價(jià)比高、體積小、功能靈活等方面的獨(dú)特優(yōu)點(diǎn)被廣泛應(yīng)用。但受其內(nèi)部資 ...
  • 關(guān)鍵字: 51單片機(jī)  IP核  

基于BIST的IP核測(cè)試方案

  • 1 引言  隨著半導(dǎo)體工藝的發(fā)展,片上系統(tǒng)SOC已成為當(dāng)今一種主流技術(shù)?;贗P復(fù)用的SOC設(shè)計(jì)是通過用戶自定義邏輯(UDL)和連線將IP核整合為一個(gè)系統(tǒng),提高了設(shè)計(jì)效率,加快了設(shè)計(jì)過程,縮短了產(chǎn)品上市時(shí)間。但是隨著設(shè)
  • 關(guān)鍵字: BIST  IP核  測(cè)試方案    

基于Wishbone總線的UART IP核的設(shè)計(jì)

  • 隨著集成電路與嵌入式技術(shù)的發(fā)展與廣泛應(yīng)用,許多嵌入式系統(tǒng)都需要進(jìn)行串行通信,因此在片上嵌入式系統(tǒng)芯片中集...
  • 關(guān)鍵字: Wishbone總線  UART  IP核  

基于DDR3存儲(chǔ)器接口控制器IP核的視頻數(shù)據(jù)處理

一種高速I2C總線從器件接口IP核的設(shè)計(jì)與實(shí)現(xiàn)

  • I2C總線作為一種事實(shí)上的國(guó)際標(biāo)準(zhǔn),在超過100種不同的IC上實(shí)現(xiàn)并且得到超過50家公司的許可。它具有連線少,結(jié)構(gòu)簡(jiǎn)單的特點(diǎn)。本文介紹了一種高速I2C從器件接口電路IP核設(shè)計(jì)。在系統(tǒng)應(yīng)用中,單片機(jī)作為主控器件,本IP核作為從器件中的接口電路,它們通過I2C總線相連,實(shí)現(xiàn)MCU對(duì)IC或FPGA中相關(guān)寄存器的訪問。從而代替了MCU通用的地址數(shù)據(jù)接口,大大減少了IC或FPGA的管腳數(shù)量,節(jié)省了I/O資源,這對(duì)于I/O資源緊張的IC設(shè)計(jì)和FPGA開發(fā)是非常有意義的。
  • 關(guān)鍵字: FPGA  I2C總線  IP核  201107  

基于SoPC的SD卡控制器IP核的設(shè)計(jì)

  • 摘要:針對(duì)目前在嵌入式平臺(tái)中使用SD卡控制器專用芯片價(jià)格昂貴、軟件模擬SPI時(shí)序控制讀寫速度較慢的問題...
  • 關(guān)鍵字: 控制器  IP核  Quartus  II  
共169條 7/12 |‹ « 3 4 5 6 7 8 9 10 11 12 »

ip核介紹

IP核概述   IP核則是一段具有特定電路功能的硬件描述語言程序,該程序與集成電路工藝無關(guān),可以移植到不同的半導(dǎo)體工藝中去生產(chǎn)集成電路芯片。利用IP核設(shè)計(jì)電子系統(tǒng),引用方便,修改基本元件的功能容易。具有復(fù)雜功能和商業(yè)價(jià)值的IP核一般具有知識(shí)產(chǎn)權(quán),盡管IP核的市場(chǎng)活動(dòng)還不規(guī)范,但是仍有許多集成電路設(shè)計(jì)公司從事IP核的設(shè)計(jì)、開發(fā)和營(yíng)銷工作。IP核有兩種,與工藝無關(guān)的VHDL程序稱為軟核;具有特定電路 [ 查看詳細(xì) ]

熱門主題

IP核    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473