fpga 文章進入fpga技術(shù)社區(qū)

基于FPGA的流水線結(jié)構(gòu)DDS多功能信號發(fā)生器的設(shè)計與實現(xiàn)

在應用FPGA進行DDS系統(tǒng)設(shè)計過程中，選擇芯片的運行速度優(yōu)化和資源利用優(yōu)化常常是相互矛盾的，從發(fā)展趨勢和運算要求看，系統(tǒng)速度指標的意義比面積指標更趨重要?；诖?，介紹了一種流水線結(jié)構(gòu)來優(yōu)化傳統(tǒng)的相位累加器，在QuartusⅡ開發(fā)環(huán)境下搭建系統(tǒng)模型、仿真及下載，并采用嵌入式邏輯分析儀分析和驗證了實驗結(jié)果。該系統(tǒng)可以完成多位頻率控制字的累加，能夠產(chǎn)生正弦波、方波和三角波，具有良好的實時性。
關(guān)鍵字：流水線相位累加器 DDS FPGA

基于FPGA的數(shù)字復接系統(tǒng)的設(shè)計與實現(xiàn)

提出了基于FPGA技術(shù)實現(xiàn)數(shù)字復接系統(tǒng)的設(shè)計方案，并介紹了基群與二次群之間的復接與分接的系統(tǒng)總體設(shè)計。硬件電路調(diào)試證明，該方案是行之有效的。
關(guān)鍵字：數(shù)字復接系統(tǒng) 基群 FPGA

一種基于FPGA的嵌入式塊SRAM的設(shè)計

文章中提出了一種應用于FPGA的嵌入式可配置雙端口的塊存儲器。該存儲器包括與其他電路的布線接口、可配置邏輯、可配置譯碼、高速讀寫電路。在編程狀態(tài)下，可對所有存儲單元進行清零，且編程后為兩端口獨立的雙端存儲器。
關(guān)鍵字：塊存儲器雙端口 FPGA

基于光纖通信和PCIExpress總線的高速圖像傳輸系統(tǒng)

提出了一種基于光纖通信和PCI Express總線的高速圖像傳輸系統(tǒng)。分析了系統(tǒng)設(shè)計方案,并詳細闡述了FPGA內(nèi)部邏輯設(shè)計,包括光纖接口的數(shù)據(jù)收發(fā)以及PCI Express總線的DMA傳輸;簡要介紹了Windows WDM驅(qū)動程序及MFC應用程序的開發(fā);給出了系統(tǒng)測試結(jié)果。該系統(tǒng)傳輸速率可達1.5Gb/s,且具有低成本、易擴展等優(yōu)點,能夠滿足大多數(shù)高幀高清視頻圖像實時傳輸?shù)囊蟆?/li>
關(guān)鍵字： PCIExpress 高速圖像傳輸 FPGA

留有vector的FPGA有被黑的可能

Skorobogatov的研究表明，目前比較流行的現(xiàn)場可編程門陣列（FPGA）故意預留一個可以重新編譯的Vector(容器)。Skorobogatov表示，如果使用這樣的芯片，那么武器系統(tǒng)以及核工廠等軍事機構(gòu)可能被利用這個后門的病毒來禁止運行。
關(guān)鍵字： vector 黑客攻擊 FPGA

基于FPGA的數(shù)字音頻廣播系統(tǒng)信號調(diào)制系統(tǒng)的實現(xiàn)

本文設(shè)計并在FPGA芯片中實現(xiàn)了數(shù)字音頻廣播系統(tǒng)的信號調(diào)制系統(tǒng)。信號調(diào)制系統(tǒng)位于整個數(shù)字音頻廣播系統(tǒng)基帶信號處理鏈的末端，是基帶數(shù)字信號處理的核心系統(tǒng)。根據(jù)Eureka 147標準，信號調(diào)制系統(tǒng)需要對輸入的基帶碼流進行數(shù)字調(diào)制、頻域交織、差分調(diào)制以及正交頻分復用等一系列處理。所設(shè)計的信號調(diào)制系統(tǒng)能夠?qū)斎氲幕鶐Тa流進行實時處理，完成上述信號處理算法，并輸出數(shù)字音頻廣播的基帶信號。
關(guān)鍵字： Simulink DAB FPGA

利用混合信號FPGA和先進的軟件工具實現(xiàn)簡易系統(tǒng)設(shè)計

過去十多年間出現(xiàn)了兩類集成處理器的FPGA：帶有處理器軟核的FPGA和帶有處理器硬核的FPGA。它們各有其優(yōu)缺點，但其中有些FPGA得以幸存，有的卻慘遭淘汰。問題在于嵌入式與 FPGA 設(shè)計人員的設(shè)計流程和相反特性究竟在多大程度上阻礙了這些器件的快速采納。
關(guān)鍵字：處理器軟核嵌入式領(lǐng)域 FPGA

FPGA在LVDS高速互連中的應用

高速串行互連是標志并行數(shù)據(jù)總線向串行總線轉(zhuǎn)變的技術(shù)里程碑，這種技術(shù)是減少設(shè)計師面臨的信號阻塞問題的方法。這種轉(zhuǎn)變是由業(yè)界對系統(tǒng)成本和系統(tǒng)擴展能力的要求所推動的。隨著芯片技術(shù)的發(fā)展和芯片尺寸的縮小，用速率達數(shù)千兆位的高速串行互連來取代傳統(tǒng)的并行結(jié)構(gòu)變得簡單易行。
關(guān)鍵字：差分信號技術(shù) LVDS FPGA

基于FPGA的信號小波實時處理方法

根據(jù)小波去噪的原理及特點，提出了用 FPGA實現(xiàn)小波實時信號處理的方法。實驗結(jié)果證明采用FPGA實現(xiàn)小波信號處理能在低信噪比的情況下有效去除噪聲，同時能夠滿足信號處理系統(tǒng)的實時性要求。
關(guān)鍵字：小波去噪信噪比 FPGA

基于FPGA的HDB3編碼實現(xiàn)

主要介紹了HDB3 碼( 三階高密度雙極性碼) 的編碼原理，并提出了一種利用FPGA( 現(xiàn)場可編程門陣列) 實現(xiàn)HDB3編碼的設(shè)計方法。
關(guān)鍵字： HDB3編碼高密度雙極性碼 FPGA

多相結(jié)構(gòu)采樣率變換器的FPGA實現(xiàn)

采樣率變換器是多采樣率系統(tǒng)的一個重要組成部分。詳細討論了有理數(shù)采樣率變換器的原理，同時結(jié)合多采樣率系統(tǒng)網(wǎng)絡(luò)的等效變換和FIR濾波器的多相分解形式[1～2]，給出了適合于硬件實現(xiàn)的一種高效的多相結(jié)構(gòu)，并在Altera公司的FPGA芯片EP1C3T144C6上進行了實現(xiàn)與驗證。
關(guān)鍵字：多采樣率系統(tǒng) 多相結(jié)構(gòu) FPGA

基于FPGA的電控單元噴油脈寬處理

由于電控汽油機在燃用不同比例甲醇汽油時受空燃比自適應調(diào)整的限制而不能正常運轉(zhuǎn)的問題，提出利用FPGA技術(shù)將電控單元輸出的噴油脈寬信號進行擴展處理，使得電控汽油機在燃用不同比例甲醇汽油時，空燃比能夠維持在理論空燃比附近，從而使得電控汽油機能夠正常運轉(zhuǎn)。本系統(tǒng)采用Altera公司的Cyclone系列FPGA芯片EP1C12Q240C8N，在Quatus II開發(fā)環(huán)境中給出硬件設(shè)計和功能仿真。經(jīng)過測試，系統(tǒng)滿足對噴油脈寬信號的擴展處理要求且系統(tǒng)性能穩(wěn)定。
關(guān)鍵字：空燃比噴油脈寬 FPGA

激光告警系統(tǒng)的異步FIFO設(shè)計

介紹了在激光告警系統(tǒng)中采用異步FIFO解決A/D數(shù)據(jù)采樣與FPGA數(shù)據(jù)處理模塊之間的不同速率匹配問題。在分析異步FIFO設(shè)計難點基礎(chǔ)上，提出利用Gray碼計數(shù)器作為讀寫地址編碼，有效地同步了異步信號，避免了亞穩(wěn)態(tài)現(xiàn)象的產(chǎn)生，給不同速率間的數(shù)據(jù)傳輸提供了一種有效的解決方案。
關(guān)鍵字：異步FIFO A/D數(shù)據(jù)采樣 FPGA

基于FPGA和ADS7890的高速AD轉(zhuǎn)換

在雷達設(shè)計中，需要對接收到的信號首先進行模數(shù)轉(zhuǎn)換，其轉(zhuǎn)換速度和準確性直接決定了之后FFT等運算的準確性，最終影響雷達測量精度。介紹了一種基于FPGA，利用芯片ADS7890實現(xiàn)一種快速14位串行AD轉(zhuǎn)換，對系統(tǒng)的軟件和硬件做了說明。硬件部分主要為ADS7890的基本外圍電路以及芯片EP2C35F672C與其的控制連接，軟件部分利用Quartus II 8．0編程。
關(guān)鍵字： AD轉(zhuǎn)換毫米波雷達測距 FPGA

ISE 12設(shè)計套件開啟FPGA生產(chǎn)力新時代

賽靈思公司(Xilinx)最新推出的ISE 12軟件設(shè)計套件，實現(xiàn)了具有更高設(shè)計生產(chǎn)力的功耗和成本的突破性優(yōu)化。ISE設(shè)計套件首次利用“智能”時鐘門控技術(shù)，將動態(tài)功耗降低多達30%。此外，該新型套件還提供了基于時序的高級設(shè)計保存功能、為即插即用設(shè)計提供符合AMBA 4 AXI4 規(guī)范的IP支持，同時具備第四代部分重配置功能的直觀設(shè)計流程，可降低多種高性能應用的系統(tǒng)成本。
關(guān)鍵字： Xilinx 設(shè)計套件 FPGA

共6384條 69/426 |‹ « 67 68 69 70 71 72 73 74 75 76 » ›|

fpga介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念，內(nèi)部包括可 [ 查看詳細 ]