首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga-to-asic

瑞薩開發(fā)出具有45nm及以上工藝的微處理器和SoC器件

  • 瑞薩科技布，開發(fā)出一種具有45 nm（納米）及以上工藝的微處理器和SoC（系統(tǒng)級芯片）器件、低成本制造能力的超高性能晶體管技術(shù)。新技術(shù)利用瑞薩開發(fā)的專有混合結(jié)構(gòu)（在2006年12月以前發(fā)布的一種先進(jìn)技術(shù)）改善了CMIS（注1）晶體管的性能。瑞薩已經(jīng)在2007年6月12日于日本京都舉行的2007年超大規(guī)模集成電路技術(shù)專題研討會（2007 Symposium on VLSI Technology）上闡述了這一新的、增強(qiáng)的混合結(jié)構(gòu)，并演示了測試數(shù)據(jù)。 像以前的技
  • 關(guān)鍵字： SoC  ASIC  

基于FPGA的輪詢合路的設(shè)計和實(shí)現(xiàn)

  • 針對高密度接口設(shè)計中基于字節(jié)處理和整包處理的轉(zhuǎn)換問題，本文提出了分片輪詢調(diào)度和改進(jìn)式欠賬輪詢調(diào)度相結(jié)合的調(diào)度策略
  • 關(guān)鍵字： FPGA  輪詢合路    

基于FPGA的位寬可擴(kuò)展多路組播復(fù)制的實(shí)現(xiàn)

  • 用VHDL語言在FPGA內(nèi)部編程實(shí)現(xiàn)組播復(fù)制。本文介紹其實(shí)現(xiàn)方法，并給出了時序仿真波形。通過擴(kuò)展，該設(shè)計可以支持多位寬、多路復(fù)制，因而具有較好的應(yīng)用前景。
  • 關(guān)鍵字： FPGA  位寬  多路    

具有多個電壓軌的FPGA和DSP電源設(shè)計實(shí)例（二）

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字： DSP  電源設(shè)計  FPGA  德州儀器  

具有多個電壓軌的FPGA和DSP電源設(shè)計實(shí)例（一）

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字： DSP  電源設(shè)計  FPGA  

基于FPGA的二值圖像連通域標(biāo)記快速算法實(shí)現(xiàn)

  • 摘  要：針對高速圖像目標(biāo)實(shí)時識別和跟蹤任務(wù)，需要利用系統(tǒng)中有限的硬件資源實(shí)現(xiàn)高速、準(zhǔn)確的二值圖像連通域標(biāo)記，提出了一種適合FPGA實(shí)現(xiàn)的二值圖像連通域標(biāo)記快速算法。算法以快捷、有效的方式識別、并記錄區(qū)域間復(fù)雜的連通關(guān)系。與傳統(tǒng)的二值圖像標(biāo)記算法相比，該算法具有運(yùn)算簡單性、規(guī)則性和可擴(kuò)展性的特點(diǎn)。利用FPGA實(shí)現(xiàn)該算法時，能夠準(zhǔn)確有效的識別出圖像中復(fù)雜的連通關(guān)系，產(chǎn)生正確的標(biāo)記結(jié)果。在100MHz工作時鐘下，處理384
  • 關(guān)鍵字： FPGA  單片機(jī)  二值圖像連通域標(biāo)記  嵌入式系統(tǒng)  

基于FPGA的高速可變周期脈沖發(fā)生器的設(shè)計

  • 1 引 言 要求改變脈沖周期和輸出脈沖個數(shù)的脈沖輸出電路模塊在許多工業(yè)領(lǐng)域都有運(yùn)用。采用數(shù)字器件設(shè)計周期和輸出個數(shù)可調(diào)節(jié)的脈沖發(fā)生模塊是方便可行的。為了使之具有高速、靈活的優(yōu)點(diǎn)，本文采用Atelra公司的可編程芯片F(xiàn)PGA設(shè)計了一款周期和輸出個數(shù)可變的脈沖發(fā)生器。經(jīng)過板級調(diào)試獲得良好的運(yùn)行效果。 2 總體設(shè)計思路 脈沖的周期由高電平持續(xù)時間與低電平持續(xù)時間共同構(gòu)成，為了改變周期，采用兩個計數(shù)器來分別控制高電平持續(xù)時間和低電平持續(xù)時間。計數(shù)器采用可并行加載初始值的N位減法計數(shù)器。設(shè)定：當(dāng)要求的高電平
  • 關(guān)鍵字： FPGA  單片機(jī)  脈沖發(fā)生器  嵌入式系統(tǒng)  

FPGA所需的電源供應(yīng)：深入分析

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字： 美國國家半導(dǎo)體公司  FPGA  DC/DC  

基于FPGA的IDE硬盤接口卡的實(shí)現(xiàn)

  • 引言 本文采用FPGA實(shí)現(xiàn)了IDE硬盤接口協(xié)議。系統(tǒng)提供兩套符合ATA-6規(guī)范的IDE接口，一個與普通IDE硬盤連接，另一個與計算機(jī)主板上的IDE接口相連。系統(tǒng)采用FPGA實(shí)現(xiàn)接口協(xié)議，完成接口數(shù)據(jù)的截獲、處理（在本文中主要是數(shù)據(jù)加密）和轉(zhuǎn)發(fā)，支持PIO和Ultra DMA兩種數(shù)據(jù)傳輸模式。下面重點(diǎn)介紹用FPGA實(shí)現(xiàn)接口協(xié)議的方法。 1 IDE接口協(xié)議簡介 1.1 IDE接口引腳定義 IDE（Integrated Drive Electronics）即“電子集成驅(qū)動器”，又稱為ATA接口。表1列
  • 關(guān)鍵字： FPGA  IDE硬盤  單片機(jī)  嵌入式系統(tǒng)  存儲器  

視頻監(jiān)控的數(shù)字革命

  •     視頻監(jiān)控的歷史可以追溯到上個世紀(jì)的60年代。1965年，美國有媒體建議政府在公共場所安裝監(jiān)控攝像頭，對犯罪進(jìn)行預(yù)防和監(jiān)控，到1969年第一個警用攝像頭出現(xiàn)在紐約市政大廳的周邊高樓上。到今天，監(jiān)控攝像頭在全球任意一個大都市的公共場所都是隨處可見。 　　在這40年里，監(jiān)控系統(tǒng)經(jīng)歷了可錄像、CCD傳感器和數(shù)字多路技術(shù)三次革新，如今隨著數(shù)字技術(shù)的發(fā)展和網(wǎng)絡(luò)的普及，傳統(tǒng)的閉路電視（CCTV）和錄像系統(tǒng)的弊端日漸明顯，更加智能的IP數(shù)字視頻監(jiān)控成為大勢所趨。 　 
  • 關(guān)鍵字： ASIC  DSP  工業(yè)控制  視頻監(jiān)控  工業(yè)控制  

基于ARM和FPGA的多功能車輛總線嵌入式系統(tǒng)設(shè)計

  • 基于ARM和FPGA的多功能車輛總線嵌入式系統(tǒng)設(shè)計,本文介紹了一種基于ARM和FPGA，從軟件到硬件完全自主開發(fā)多功能車輛總線(Multifunction Vehicle Bus)MVB嵌入式系統(tǒng)的設(shè)計和實(shí)現(xiàn)。
  • 關(guān)鍵字： 嵌入式  系統(tǒng)  設(shè)計  總線  多功能車  ARM  FPGA  基于  

瑞薩推出用于汽車導(dǎo)航系統(tǒng)的高性能第三代SoC SH7775

  • 　　瑞薩科技公司（Renesas Technology Corp.）宣布，推出適用于下一代汽車導(dǎo)航系統(tǒng)等高性能汽車信息系統(tǒng)的SoC解決方案SuperH™*1系列SH7775。樣品交付將于2007年7月從日本開始。 　　SH7775集成了SuperH系列的頂級SH-4A CPU內(nèi)核，具有1GIPS的（每秒十億條指令）以上的高處理性能。該器件是一款高性能SoC（系統(tǒng)級芯片）產(chǎn)品，集成了許多汽車導(dǎo)航系統(tǒng)所需的全面外設(shè)功能。其中包括專為地圖繪制優(yōu)化的新開發(fā)的圖形引擎、用于高水平繪圖處理的3D圖形引擎
  • 關(guān)鍵字： SH7775  SoC  汽車導(dǎo)航系統(tǒng)  汽車電子  瑞薩  SoC  ASIC  汽車電子  

賽靈思推出新型完整FPGA解決方案

  • 　　賽靈思公司宣布推出支持DDR2 SDRAM接口的低成本Spartan™-3A FPGA開發(fā)套件、支持多種高性能存儲器接口（I/Fs）的Virtex™-5 FPGA 開發(fā)平臺(ML-561) ，以及存儲器接口生成器（MIG）軟件1.7版本。這些完整的解決方案使FPGA用戶能夠快速實(shí)施并驗(yàn)證在不同數(shù)據(jù)速率和總線寬度下的專用存儲器接口設(shè)計，從而加快產(chǎn)品的上市時間。 　　這些包括器件特性描述、數(shù)據(jù)輸入電路以及存儲器控制器的解決方案，均已在使用了美光科技公司（Micron Techn
  • 關(guān)鍵字： FPGA  單片機(jī)  嵌入式系統(tǒng)  賽靈思  

賽靈思推出65nm FPGA一周年：VIRTEX-5 FPGA率先實(shí)現(xiàn)量產(chǎn)

  • 　　賽靈思公司日前隆重宣布，其屢獲殊榮的65nm Virtex-5 FPGA系列兩款器件LX50 和 LX50T最先實(shí)現(xiàn)量產(chǎn)。自2006年5月15日推出65nm Virtex-5 FPGA平臺以來，賽靈思目前已向市場發(fā)售了三款平臺（LX、LXT和SXT）的13種器件，它們?yōu)榭蛻籼峁┝藷o需任何折衷的業(yè)界最高的性能、最低的功耗， 并擁有業(yè)界唯一內(nèi)建的PCI Express®™ 端點(diǎn)和千兆以太網(wǎng)模塊，以及業(yè)界最高的DSP性能。 　　賽靈思公司高級產(chǎn)品部執(zhí)行副總裁Iain Morris 表示
  • 關(guān)鍵字： 65nm  FPGA  VIRTEX-5  單片機(jī)  嵌入式系統(tǒng)  賽靈思  

Synplicity宣布推出突破性ASIC驗(yàn)證解決方案

  • Synplicity 公司日前宣布推出其具有創(chuàng)新性的ASIC 與 ASSP 驗(yàn)證解決方案Identify® Pro。采用 Synplicity 的TotalRecall™ 技術(shù)的Identify Pro軟件為基于 FPGA 的 ASIC 與 ASSP原型設(shè)計提供了完全可視化，從而使設(shè)計人員能以接近于最終設(shè)備的運(yùn)行速度來查找、修改并驗(yàn)證功能故障。Id
  • 關(guān)鍵字： ASIC  Synplicity  電源技術(shù)  模擬技術(shù)  
共6791條 425/453 |‹ « 423 424 425 426 427 428 429 430 431 432 » ›|

fpga-to-asic介紹

您好，目前還沒有人創(chuàng)建詞條fpga-to-asic!
歡迎您創(chuàng)建該詞條，闡述對fpga-to-asic的理解，并與今后在此搜索fpga-to-asic的朋友們分享。    創(chuàng)建詞條

熱門主題

FPGA-to-ASIC    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473