首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga：quartusⅡ

經(jīng)I/O優(yōu)化的FPGA

  • 隨著電池供電和功率敏感應(yīng)用的急劇增長刺激了全球?qū)Φ凸陌雽?dǎo)體的需求，設(shè)計人員正逐漸發(fā)現(xiàn)需要采用低功耗可重編程解決方案來適應(yīng)不斷演進的標準和技術(shù)；加快上市速度，并提供下一代前沿硅解決方案所需的封裝和功耗性能。對于當(dāng)前采用可編程邏輯技術(shù)的設(shè)計人員來說，確定哪一種是最佳器件主要取決于功耗、性能、邏輯和I/O數(shù)量等設(shè)計約束。
  • 關(guān)鍵字： FPGA    

基于FPGA和CMX589A的GMSK調(diào)制器設(shè)計與實現(xiàn)

  • 摘 要：GMSK信號具有很好的頻譜和功率特性，特別適用于功率受限和信道存在非線性、衰落以及多普勒頻移的移動突發(fā)通信系統(tǒng)。根據(jù)GMSK調(diào)制的特點，提出亍一種以FPGA和CMX589A為硬件裁體的GMSK調(diào)制器的設(shè)計方案，并給出
  • 關(guān)鍵字： 設(shè)計  實現(xiàn)  調(diào)制器  GMSK  FPGA  CMX589A  基于  

Altera宣布其 40-nm Stratix IV GX FPGA符合PCI Express 2.0版標準要求

  • 　　2009年4月2號，北京——Altera公司今天宣布，其40-nm Stratix IV GX FPGA符合PCI Express (PCIe) 2.0版標準要求，在寬帶應(yīng)用中為用戶提供全面的PCIe解決方案。器件成功通過了PCI-SIG兼容性實驗室測試，現(xiàn)已名列PCI-SIG整合組建廠商名單中。Stratix IV GX FPGA符合端點應(yīng)用中x8通路配置的PCIe 1.1和PCIe 2.0標準?，F(xiàn)在已經(jīng)開始發(fā)售帶有PCIe 2.0硬核知識產(chǎn)權(quán)(IP)模塊的Stratix I
  • 關(guān)鍵字： Altera  FPGA  PCIe  收發(fā)器  

臺積電資本支出解凍　耗資50億新臺幣采購設(shè)備

  • 　　由于臺積電包括手機、無線、繪圖與FPGA(Field Programmable Gate Array)等4大主要芯片客戶，全數(shù)增加第2季訂單量，使得臺積電凍結(jié)已久的設(shè)備采購規(guī)畫，終于在近日解凍!臺積電近期大手筆耗資逾新臺幣50億元，向設(shè)備原廠添購新設(shè)備，估計約占2009年資本支出10分之1。此外，臺積電繼向茂德采購設(shè)備之后，近期傳出將二手設(shè)備采購焦點轉(zhuǎn)向力晶，不過，臺積電及力晶均澄清并無此事。 　　臺積電大客戶包括恩威迪亞(NVIDIA)、博通(Broadcom)、高通(Qualcomm)及Alte
  • 關(guān)鍵字： 臺積電  FPGA  芯片  

Virtex-5FPGA設(shè)計Gbps無線通信基站

KEIL工具可通過微控制器樣機系統(tǒng)對基于CORTEX-M處理器的系統(tǒng)建立樣機

  • 　　中國上海，2009年3月31日——ARM公司(倫敦證交所：ARM;納斯達克：ARMH)近日在于美國加州圣何塞舉行的嵌入式系統(tǒng)大會(ESC)上發(fā)布了Keil™ 微控制器樣機系統(tǒng)(MPS: Microcontroller Prototyping System)，能夠?qū)我划a(chǎn)品中的ARM® Cortex™-M系列處理器以及用戶定義的外設(shè)進行評估和樣機建立。Keil MPS是首個包含了全速的、FPGA形式的Cortex-M0或Cortex-M3處理器的樣
  • 關(guān)鍵字： ARM  FPGA  處理器  

基于FPGA的8位并行輸入LED掃描控制芯片設(shè)計

MC8051單片機IP核的FPGA實現(xiàn)與應(yīng)用

  • 分析了與標準805l MCU兼容的MC805l IP核結(jié)構(gòu)原理與設(shè)計層次，詳細論述了MC8051 IP核的FPGA實現(xiàn)與應(yīng)用方法。通過試驗驗證，其性能比標準8051 MCU高，方便與系統(tǒng)其他模塊的集成。在各種嵌入式系統(tǒng)和片上系統(tǒng)中使用該IP核具有重要意義。
  • 關(guān)鍵字： 8051  FPGA  MC  IP核    

Altera在天津大學(xué)成立國內(nèi)第60所EDA/SOPC聯(lián)合實驗室

  • 　　2009年3月31號，北京——Altera公司(NASDAQ: ALTR)今天宣布，Altera公司于2009年3月10日在天津大學(xué)成立EDA/SOPC聯(lián)合實驗室。這是Altera自2004年3月在中國電子科技大學(xué)成立首個EDA/SOPC聯(lián)合實驗室以來的國內(nèi)第60所聯(lián)合實驗室和培訓(xùn)中心。該實驗室將為數(shù)字邏輯電路、硬件描述語言、微機原理、電視原理、現(xiàn)代數(shù)字系統(tǒng)設(shè)計等本科或研究生課程的實驗教學(xué)以及電子類課程設(shè)計提供支持，Altera®公司的FPGA開發(fā)環(huán)境將成為貫穿天津大學(xué)
  • 關(guān)鍵字： Altera  FPGA  SOPC  

基于FPGA的高速數(shù)據(jù)采集存儲系統(tǒng)的設(shè)計

  • 0 引言
    信息技術(shù)的發(fā)展，特別是各種數(shù)字處理器件處理速度的提高，實時處理大量的數(shù)據(jù)已經(jīng)成為現(xiàn)實。但是，在一些惡劣環(huán)境和數(shù)據(jù)無法進行實時傳輸?shù)那闆r下，還必須用到存儲測試的方法。存儲測試是指在對被測對象
  • 關(guān)鍵字： FPGA  高速數(shù)據(jù)  采集  存儲系統(tǒng)    

基于EP1C3T144C8的FPGA的開發(fā)板設(shè)計

  • O 引言
    現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)的出現(xiàn)是超大規(guī)模集成電路(VISI)技術(shù)和計算機輔助設(shè)計(CAD)技術(shù)發(fā)展的結(jié)果。FPGA器件集成度高、體積小，具有通過用戶編程實現(xiàn)專門應(yīng)用的的功能。
  • 關(guān)鍵字： 144C  T144  FPGA  144    

一種基于FPGA并行流水線的FIR濾波器設(shè)計方案

  • 1 Fir濾波器原理
    有限沖激響應(yīng)(FIR)數(shù)字濾波器和無限沖激響應(yīng)(IIR)數(shù)字濾波器廣泛應(yīng)用于數(shù)字信號處理系統(tǒng)中。IIR數(shù)字濾波器方便簡單，但它相位的非線性，要求采用全通網(wǎng)絡(luò)進行相位校正，且穩(wěn)定性難以保障。FIR濾
  • 關(guān)鍵字： FPGA  FIR  并行  流水線    

基于Matlab和FPGA的FIR數(shù)字濾波器設(shè)計及實現(xiàn)

  • 摘要：基于FIR數(shù)字濾波器的原理和層次化、模塊化設(shè)計思想，結(jié)合Altera公司的CycloneII系列FPGA芯片，提出了FIR數(shù)字濾波器的實現(xiàn)硬件方案，給出了采用Matlab、QuartusⅡ設(shè)計及實現(xiàn)32階低通FIR濾波器的方法步驟，仿真及
  • 關(guān)鍵字： Matlab  FPGA  FIR  數(shù)字    

2009年3月30日，Altera在天津大學(xué)成立國內(nèi)第60所EDA/SOPC聯(lián)合實驗室

  • 　　Altera公司今天宣布，Altera公司于2009年3月10日在天津大學(xué)成立EDA/SOPC聯(lián)合實驗室。這是Altera自2004年3月在中國電子科技大學(xué)成立首個EDA/SOPC聯(lián)合實驗室以來的國內(nèi)第60所聯(lián)合實驗室和培訓(xùn)中心。該實驗室將為數(shù)字邏輯電路、硬件描述語言、微機原理、電視原理、現(xiàn)代數(shù)字系統(tǒng)設(shè)計等本科或研究生課程的實驗教學(xué)以及電子類課程設(shè)計提供支持，Altera®公司的FPGA開發(fā)環(huán)境將成為貫穿天津大學(xué)電子工程類專業(yè)本科和研究生教育階段的實驗平臺。 　　作為全球領(lǐng)先的可編程邏輯器件
  • 關(guān)鍵字： Altera  FPGA  SOPC  

基于FPGA的高速圖像采集系統(tǒng)設(shè)計

  • 在高速圖像采集系統(tǒng)中，CPU時鐘資源、I／O端口資源、傳輸單元等都成為系統(tǒng)的瓶頸。本系統(tǒng)采用FPGA+RAM+USB的設(shè)計：FPGA硬件采樣模塊，有效降低采樣時延和CPU時鐘資源；獨特的RAM時序控制與讀寫控制分離設(shè)計，增加了模塊之間的獨立性，降低了控制的復(fù)雜度；USB設(shè)計在實現(xiàn)高速率數(shù)據(jù)傳輸?shù)耐瑫r又具有低成本、易安裝等優(yōu)點。
  • 關(guān)鍵字： FPGA  高速圖像采集  系統(tǒng)設(shè)計    
共6385條 361/426 |‹ « 359 360 361 362 363 364 365 366 367 368 » ›|

fpga：quartusⅡ介紹

您好，目前還沒有人創(chuàng)建詞條fpga：quartusⅡ!
歡迎您創(chuàng)建該詞條，闡述對fpga：quartusⅡ的理解，并與今后在此搜索fpga：quartusⅡ的朋友們分享。    創(chuàng)建詞條

熱門主題

FPGA：QuartusⅡ    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473