首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> fpga：quartusⅡ

基于DSP Builder的正弦信號(hào)源優(yōu)化設(shè)計(jì)及其FPGA實(shí)現(xiàn)

  • 實(shí)現(xiàn)信號(hào)源常用的方法是頻率合成法，其中直接數(shù)字頻率合成法是繼直接頻率合成法和間接頻率合成法之后，隨著電子技術(shù)迅速發(fā)展的第三代頻率合成技術(shù)。DDS是一種全數(shù)字技術(shù)，它從相位概念出發(fā)直接合成所需頻率，它具有頻
  • 關(guān)鍵字： Builder  FPGA  DSP  正弦    

基于ARM和FPGA的聲納波形產(chǎn)生系統(tǒng)設(shè)

  • 基于ARM和FPGA的聲納波形產(chǎn)生系統(tǒng)設(shè),1、引言　　最佳聲納系統(tǒng)的設(shè)計(jì)需要從聲納波形、聲納信道和聲納接收機(jī)三方面進(jìn)行綜合考慮[1]。在聲納信道一定的假設(shè)下，需要設(shè)計(jì)最佳聲納波形和最佳接收機(jī)，使聲納系統(tǒng)能在給定的聲納環(huán)境中對(duì)目標(biāo)有最佳的檢測(cè)效果。
  • 關(guān)鍵字： 產(chǎn)生  系統(tǒng)  波形  聲納  ARM  FPGA  基于  ARM  FPGA  聲納波形產(chǎn)生系統(tǒng)  DDS  軟件  

USB OTG的IP Core設(shè)計(jì)與FPGA驗(yàn)證

  • 為了實(shí)現(xiàn)USB設(shè)備之間的直接通信，介紹一款USB 0TG IP核的設(shè)計(jì)與FPGA驗(yàn)證。在分析OTG補(bǔ)充規(guī)范的基礎(chǔ)上，重點(diǎn)描述了USB OTG IP核的設(shè)計(jì)原理、模塊劃分以及每個(gè)模塊的功能，然后對(duì)USBOTG的部分特性進(jìn)行詳細(xì)的闡述，最后給出該IP核在ModelSim中的功能仿真及FPGA驗(yàn)證結(jié)果。結(jié)果表明，該IP核具備主機(jī)功能和設(shè)備功能，可作為一個(gè)獨(dú)立的IP模塊應(yīng)用到SoC系統(tǒng)中。
  • 關(guān)鍵字： FPGA  驗(yàn)證  設(shè)計(jì)  Core  OTG  IP  USB  

用 FPGA 產(chǎn)生高斯白噪聲序列的一種快速方法

  • 0 引言 短波信道存在多徑時(shí)延、多普勒頻移和擴(kuò)散、高斯白噪聲干擾等復(fù)雜現(xiàn)象。為了測(cè)試短波通信設(shè)備的性能，通常需要進(jìn)行大量的外場(chǎng)實(shí)驗(yàn)。相比之下，信道模擬器能夠在實(shí)驗(yàn)室環(huán)境下進(jìn)行類似的性能測(cè)試，而且測(cè)試費(fèi)用
  • 關(guān)鍵字： FPGA  高斯白噪聲  方法  序列    

無(wú)線基站中的FPGA和DSP組合

  • FPGA和DSP之間的“智能配分”可使無(wú)線系統(tǒng)設(shè)計(jì)師獲得最佳性能組合和成本――效能。應(yīng)用DSP和FPGA組合可使成本降低。對(duì)于無(wú)線基站，組合有DSP可編程邏輯的系統(tǒng)配分，可促使更大的產(chǎn)品設(shè)計(jì)和市場(chǎng)成功率。更高數(shù)據(jù)率的需
  • 關(guān)鍵字： FPGA  DSP  無(wú)線基站  組合    

用FPGA實(shí)現(xiàn)數(shù)字電視條件接收系統(tǒng)

  • 摘　要：根據(jù)數(shù)字電視條件接收系統(tǒng)的原理，提出一種ECM在 TS層加入、復(fù)接和條件接收相互獨(dú)立的CAS實(shí)現(xiàn)方法。ECM在TS層加入，對(duì)于TS層加擾來(lái)說(shuō)，易于實(shí)現(xiàn)加擾和解擾同步；復(fù)接和條件接收相互分離使條件接收系統(tǒng)實(shí)現(xiàn)比
  • 關(guān)鍵字： FPGA  數(shù)字電視  條件接收系統(tǒng)    

UWB模塊Wisair DV9110M 配置的FPGA實(shí)現(xiàn)

  • 本方法在實(shí)際應(yīng)用過(guò)程中得到了驗(yàn)證，能夠穩(wěn)定地代替軟件行使UWB模塊的配置管理功能，并顯著提高了系統(tǒng)性能，極大方便了Wisair DV9110M的研發(fā)應(yīng)用。
  • 關(guān)鍵字： Wisair  9110M  9110  FPGA    

基于SRAM的FPGA連線資源的一種可測(cè)性設(shè)計(jì)

  • 本文提出在FPGA芯片內(nèi)插入多條移位寄存器鏈的方法，可使測(cè)試開(kāi)關(guān)盒連線資源的時(shí)問(wèn)比傳統(tǒng)的測(cè)試方法和已有的一種方法時(shí)間上減少了99％以上，大大降低了測(cè)試的時(shí)間，降低了測(cè)試成本，并且消耗的硬件面積比大約在5％左右，在可接受的范圍內(nèi)。
  • 關(guān)鍵字： SRAM  FPGA  資源  可測(cè)性設(shè)計(jì)    

可編程應(yīng)用的引爆點(diǎn)即將到來(lái)

  • 　　25年前，賽靈思(Xilinx)公司發(fā)明了FPGA(現(xiàn)場(chǎng)可編程門陣列)。如今，以FPGA為代表的可編程芯片應(yīng)用已經(jīng)成為勢(shì)不可擋的發(fā)展趨勢(shì)，尤其在ASSP和傳統(tǒng)ASIC之間出現(xiàn)的市場(chǎng)缺口上，F(xiàn)PGA將開(kāi)辟出新的領(lǐng)域,而目前席卷全球的金融危機(jī)更是成為FPGA迅速發(fā)展的催化劑。
  • 關(guān)鍵字： Xilinx  FPGA  200903  

NI推出新型原型設(shè)計(jì)硬件開(kāi)發(fā)套件

  • 　　美國(guó)國(guó)家儀器有限公司（National Instruments，簡(jiǎn)稱NI）近日宣布推出新款原型設(shè)計(jì)硬件開(kāi)發(fā)套件，方便工程師和科學(xué)家們更快地開(kāi)展工業(yè)和嵌入式項(xiàng)目的原型開(kāi)發(fā)，縮短產(chǎn)品的上市時(shí)間并且減少開(kāi)發(fā)成本。最新5款NI CompactRIO可重新配置機(jī)箱配備Xilinx Virtex-5現(xiàn)場(chǎng)可編程門陣列（FPGA），它是目前NI硬件中容量最大、運(yùn)行最快的FPGA。此外，新款NI cRIO-9022控制器配備了飛思卡爾（Freescale） 533 MHz工業(yè)實(shí)時(shí)處理器，為對(duì)時(shí)間要求極高的控制應(yīng)用提供更
  • 關(guān)鍵字： NI  Virtex-5  硬件開(kāi)發(fā)套件  CompactRIO  FPGA  

Xilinx “可編程之星”征文圓滿落幕反響積極

  • 　　日前，在國(guó)內(nèi)嵌入式系統(tǒng)工程師、高校相關(guān)專業(yè)師生以及所有可編程器件設(shè)計(jì)愛(ài)好者讀者的熱情參與下，由《電子產(chǎn)品世界》雜志社承辦的“賽靈思（Xilinx）‘可編程之星’產(chǎn)品設(shè)計(jì)應(yīng)用有獎(jiǎng)?wù)魑摹被顒?dòng)落下了帷幕，活動(dòng)取得了極大的成功。經(jīng)過(guò)賽靈思公司專家的評(píng)審，共在參賽論文中評(píng)出6篇最終獲獎(jiǎng)?wù)撐?，具體結(jié)果如下。 ?
  • 關(guān)鍵字： Xilinx  FPGA  可編程之星  

基于TCA785和FPGA的觸發(fā)器設(shè)計(jì)

  • 摘 要： 以晶閘管構(gòu)成的全橋整流電路為對(duì)象，分析和建立了兩種觸發(fā)器以實(shí)現(xiàn)對(duì)晶閘管的觸發(fā)控制。一種是以TCA785為核心芯片的模擬觸發(fā)器，另一種是以可編程邏輯陣列（FPGA）為核心芯片的數(shù)字觸發(fā)器。試驗(yàn)表明兩種觸
  • 關(guān)鍵字： FPGA  TCA  785  觸發(fā)器    

基于FPGA器件的Sobel算法實(shí)現(xiàn)

  • 0引言邊緣檢測(cè)技術(shù)是圖像處理的一項(xiàng)基本技術(shù)，在工業(yè)、航天、醫(yī)學(xué)、軍事等領(lǐng)域中有著廣泛的應(yīng)用。邊緣檢測(cè)算法的實(shí)現(xiàn)涉及復(fù)雜的計(jì)算步驟，故對(duì)處理速度有較高要求。采用FPGA器件實(shí)現(xiàn)系統(tǒng)設(shè)計(jì)是一種純硬件的解決方案，
  • 關(guān)鍵字： Sobel  FPGA  器件  算法    

基于cyclone EP1C6的LED大屏設(shè)計(jì)方案

  • 目前采用的LED大屏幕顯示系統(tǒng)的控制電路，大多由單個(gè)或多個(gè)CPU及復(fù)雜的外圍電路組成，這種電路設(shè)計(jì)，單片機(jī)編程比較復(fù)雜，整個(gè)電路的調(diào)試比較麻煩，可靠性和實(shí)時(shí)性很難得到保證。針對(duì)這種情況，介紹一種基于cyclone
  • 關(guān)鍵字： 設(shè)計(jì)  方案  大屏  LED  cyclone  EP1C6  基于  單片機(jī)  FPGA  LED大屏幕  雙口RAM  

嵌入式SATA存儲(chǔ)系統(tǒng)的研究

  • 嵌入式SATA存儲(chǔ)系統(tǒng)的研究,SATA硬盤作為新型的存儲(chǔ)介質(zhì)，具有高速、海量、價(jià)格低廉、使用方便等優(yōu)點(diǎn)。SATA2.5協(xié)議支持3.0Gb/s的接口速度，SATA2.5硬盤的持續(xù)存儲(chǔ)速度可達(dá)80MB/s，最大存儲(chǔ)容量已經(jīng)達(dá)到750GB(如希捷ST3750640AS硬盤)。SATA硬盤已
  • 關(guān)鍵字： 研究  系統(tǒng)  存儲(chǔ)  SATA  嵌入式   SATA  Virtex-5  FPGA  硬盤存儲(chǔ)  嵌入式系統(tǒng)  
共6385條 362/426 |‹ « 360 361 362 363 364 365 366 367 368 369 » ›|

fpga：quartusⅡ介紹

您好，目前還沒(méi)有人創(chuàng)建詞條fpga：quartusⅡ!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga：quartusⅡ的理解，并與今后在此搜索fpga：quartusⅡ的朋友們分享。    創(chuàng)建詞條

熱門主題

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473