fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

TS201S型DSP引導(dǎo)程序加載方法研究

介紹ADI公司TigerSHARC系列DSp的引導(dǎo)程序加載原理與應(yīng)用。給出TigerSHARC系列DSP程序加載的幾種模式,主要以TS20lS型DSP為例說(shuō)明單DSP系統(tǒng)程序加載的過(guò)程和方法。
關(guān)鍵字：加載方法研究程序引導(dǎo) DSP TS201S

2006年02月，炬力完成以32bit CPU+DSP為新一代技術(shù)平臺(tái)開(kāi)發(fā)

　　2006年02月，炬力完成以32bit CPU+DSP為新一代技術(shù)平臺(tái)開(kāi)發(fā)。
關(guān)鍵字：炬力 CPU DSP

DSP在磁存儲(chǔ)設(shè)備抗沖擊技術(shù)中的應(yīng)用

磁存儲(chǔ)設(shè)備是應(yīng)用廣泛的信息存儲(chǔ)器件，研究其抗振動(dòng)、抗沖擊的控制技術(shù)對(duì)于在惡劣環(huán)境下工作的硬盤(pán)和便攜式計(jì)算機(jī)具有重要意義。
關(guān)鍵字：應(yīng)用技術(shù) 沖擊存儲(chǔ)設(shè)備 DSP

利用APTIX MP3C和Spartan-IIE FPGA實(shí)現(xiàn)數(shù)據(jù)系統(tǒng)的

隨著數(shù)字電路設(shè)計(jì)的規(guī)模及復(fù)雜程度的提高，對(duì)其進(jìn)行測(cè)試試驗(yàn)證所花費(fèi)的時(shí)間和費(fèi)用也隨之提高，所以減少測(cè)試驗(yàn)證成本是當(dāng)前數(shù)字電路設(shè)計(jì)的關(guān)鍵。
關(guān)鍵字： Spartan-IIE APTIX MP3C FPGA

嵌入式Linux下ARM處理器與DSP的數(shù)據(jù)通信

嵌入式Linux下ARM處理器與DSP的數(shù)據(jù)通信,本文通過(guò)一個(gè)開(kāi)發(fā)實(shí)例詳細(xì)說(shuō)明如何通過(guò)DSP的HPI接口與運(yùn)行Linux操作系統(tǒng)的ARM架構(gòu)處理器進(jìn)行數(shù)據(jù)通信。給出接口部分的實(shí)際電路和ARM-Linux下驅(qū)動(dòng)程序的開(kāi)發(fā)過(guò)程。
關(guān)鍵字： DSP 數(shù)據(jù)通信處理器 ARM Linux 嵌入式

基于FPGA的高級(jí)數(shù)據(jù)加密AES中的字節(jié)替換設(shè)計(jì)

介紹AES中的字節(jié)替換算法原理并闡述基于FPGA的設(shè)計(jì)和實(shí)現(xiàn)。為了提高系統(tǒng)工作速度，在設(shè)計(jì)中應(yīng)用了流水線技術(shù)。
關(guān)鍵字： FPGA AES 數(shù)據(jù)加密字節(jié)

Altium一體化設(shè)計(jì)消除FPGA到PCB障礙

Altium宣布Altium 公司的最新一體化電子產(chǎn)品開(kāi)發(fā)系統(tǒng)Altium Designer 6.0 極大地增強(qiáng)了FPGA-PCB 協(xié)同設(shè)計(jì)的能力，工程師可以充分利用FPGA 作為系統(tǒng)平臺(tái)，而且簡(jiǎn)化大型FPGA 與物理PCB 平臺(tái)的集成。雖然人們?cè)缇驼J(rèn)識(shí)到了FPGA 給邏輯
關(guān)鍵字： Altium FPGA PCB PCB 電路板

XILINX收購(gòu)ACCELCHIP目標(biāo)DSP20億市場(chǎng)

賽靈思公司宣布已收購(gòu)用于構(gòu)建數(shù)字信號(hào)處理 (DSP) 系統(tǒng)的 MATLAB® 綜合軟件工具的供應(yīng)商 AccelChip 公司。AccelChip® DSP 綜合工具和 DSP 算法知識(shí)產(chǎn)權(quán) (IP) 庫(kù)將作為賽靈思® XtremeDSP™ 解決方案的一部分，該解
關(guān)鍵字： ACCELCHIP dsp XILINX 市場(chǎng)

BittWare用FPGA實(shí)現(xiàn)I/O開(kāi)關(guān)量大于5Gbps

　　BittWare是混合(DSP和FPGA)電路板級(jí)方案供應(yīng)商，日前該公司采用ADI的TigerSHARC及Altera的FPGA技術(shù)，推出ATLANTiS Rev 2.0(新TigerSHARC使用的高級(jí)傳輸鏈路架構(gòu))、I/O切換和處理器件。　　ATLANTiS采用FPGA實(shí)現(xiàn)，便于板外I/O通訊路由和處理，允許系統(tǒng)設(shè)計(jì)師們?cè)O(shè)置并動(dòng)態(tài)連接。所有輸入和輸出均通過(guò)ATLANTiS進(jìn)行路由，每簇通信量大于5GBps。ATLANTiS集成了DSP、PCI橋、PMC接口和I/O外設(shè)及板載F
關(guān)鍵字： 5Gbps BittWare FPGA I/O

TI推出電源優(yōu)化DSP套件協(xié)助開(kāi)發(fā)人員優(yōu)化

　德州儀器(TI)宣布推出用于評(píng)估C55x DSP器件的TMS320C55x電源優(yōu)化DSP入門(mén)套件(DSK)，為低功耗便攜式應(yīng)用的開(kāi)發(fā)人員提供創(chuàng)新型設(shè)計(jì)工具。據(jù)介紹，C55x電源優(yōu)化DSK具備全面集成的電源估算與測(cè)量工具(其中包含用于電源監(jiān)控的內(nèi)置NIUSB測(cè)量硬件)，可幫助開(kāi)發(fā)人員準(zhǔn)確地規(guī)劃、分析、管理并優(yōu)化實(shí)時(shí)功耗，加速產(chǎn)品上市進(jìn)程，這相對(duì)于效率較低的設(shè)計(jì)能夠獲得更為顯著的競(jìng)爭(zhēng)優(yōu)勢(shì)。　　據(jù)稱(chēng)，C55x電源優(yōu)化DSK是TI、SDI以及NI合作開(kāi)發(fā)的結(jié)晶，能滿足開(kāi)發(fā)人員快速設(shè)計(jì)低
關(guān)鍵字： DSP TI 電源優(yōu)化模擬IC 電源

德州DSP電源管理工具延長(zhǎng)電池使用壽命

　日前，德州儀器 (TI) 宣布推出用于評(píng)估 C55x™ DSP 器件的 TMS320C55x™ 電源優(yōu)化 DSP 入門(mén)套件 (DSK)，再度為低功耗便攜式應(yīng)用的開(kāi)發(fā)人員提供了更先進(jìn)的創(chuàng)新型設(shè)計(jì)工具。C55x 電源優(yōu)化 DSK 具備全面集成的電源估算與測(cè)量工具（其中包含用于電源監(jiān)控的內(nèi)置 NI USB測(cè)量硬件），可幫助開(kāi)發(fā)人員準(zhǔn)確地規(guī)
關(guān)鍵字： DSP 德州電池電源管理工具壽命模擬IC 電源

XILINX收購(gòu)ACCELCHIP目標(biāo)DSP市場(chǎng)

賽靈思公司宣布已收購(gòu)用于構(gòu)建數(shù)字信號(hào)處理 (DSP) 系統(tǒng)的 MATLAB® 綜合軟件工具的供應(yīng)商 AccelChip 公司。AccelChip® DSP 綜合工具和 DSP 算法知識(shí)產(chǎn)權(quán) (IP) 庫(kù)將作為賽靈思® XtremeDSP™ 解決方案的一部分，該解決方案包括&
關(guān)鍵字： ACCELCHIP DSP XILINX 市場(chǎng) 收購(gòu)

用FPGA控制CLC5958型A/D轉(zhuǎn)換器實(shí)現(xiàn)的高速PCI數(shù)據(jù)采集卡

詳細(xì)介紹CLC5958的內(nèi)部結(jié)構(gòu)和基本用法，提出一種基于FPGA和PCI總線的高速數(shù)據(jù)采集卡設(shè)計(jì)方案，并通過(guò)仿真驗(yàn)證了該方案的可行性。
關(guān)鍵字：高速 PCI 數(shù)據(jù)采集實(shí)現(xiàn) 轉(zhuǎn)換器控制 CLC5958 A/D FPGA

TI推出三款新型音頻浮點(diǎn) DSP 器件

日前，德州儀器 (TI) 宣布推出三款基于 TMS320C67x DSP 系列的新型浮點(diǎn) DSP，進(jìn)一步降低了高品質(zhì)音頻產(chǎn)品的開(kāi)發(fā)成本。基于 C67x DSP 的新內(nèi)核具有高效 C 語(yǔ)言效率，其 VLIW 架構(gòu)顯著提高應(yīng)用性能。TMS320C6722、TMS320C6726 與 TMS320C6727&nbs
關(guān)鍵字： DSP TI 器件音頻浮點(diǎn)

采用FPGA的低功耗系統(tǒng)設(shè)計(jì)

　　結(jié)合采用低功耗元件和低功耗設(shè)計(jì)技術(shù)在目前比以往任何時(shí)候都更有價(jià)值。隨著元件集成更多功能，并越來(lái)越小型化，對(duì)低功耗的要求持續(xù)增長(zhǎng)。當(dāng)把可編程邏輯器件用于低功耗應(yīng)用時(shí)，限制設(shè)計(jì)的低功耗非常重要。本文將討論減小動(dòng)態(tài)和靜態(tài)功耗的各種方法，并且給出一些例子說(shuō)明如何使功耗最小化。　　功耗的三個(gè)主要來(lái)源是啟動(dòng)、待機(jī)和動(dòng)態(tài)功耗。器件上電時(shí)產(chǎn)生的相關(guān)電流即是啟動(dòng)電流；待機(jī)功耗又稱(chēng)作靜態(tài)功耗，是電源開(kāi)啟但I(xiàn)/O上沒(méi)有開(kāi)關(guān)活動(dòng)時(shí)器件的功耗；動(dòng)態(tài)功耗是指器件正常工作時(shí)的功耗。　　啟動(dòng)電流因器件而異
關(guān)鍵字： FPGA 嵌入式消費(fèi)電子