fpga+dsp 文章 進入fpga+dsp技術(shù)社區(qū)
DSP和FPGA在圖像傳輸系統(tǒng)中的應(yīng)用和實現(xiàn)
- 摘 要：本文重點介紹基于DSP和FPGA、采用中頻數(shù)字化方法，以及QPSK擴頻調(diào)制技術(shù)來實現(xiàn)圖像的無線傳輸。對擴頻通信系統(tǒng)的同步問題提出了一種實現(xiàn)方法，并給出了部分實驗結(jié)果。關(guān)鍵詞：圖像傳輸；擴頻通信；同步；FPGA；DSP 視頻通信是目前計算機和通信領(lǐng)域的一個熱點。而無線擴頻與有線相比,有其固有的優(yōu)越性，如聯(lián)網(wǎng)方便、費用低廉等。所以開發(fā)無線擴頻實時圖像傳輸系統(tǒng)有很高的實用價值。 系統(tǒng)設(shè)計在短距離通信中，通?？梢栽谑瞻l(fā)端加入奇偶校驗、累加和校驗等出錯重發(fā)的防噪聲措施
- 關(guān)鍵字： DSP FPGA 擴頻通信 同步 圖像傳輸
DSP吞掉大部分插口
- 以往用分立元件或主流微處理器設(shè)計的產(chǎn)品正受到DSP的威脅。這包括幾種情況：DSP與主控微處理器結(jié)合形成強大的功能；或按照應(yīng)用需要，DSP獨自工作，以足夠的處理性能來擔(dān)負“內(nèi)務(wù)處理”任務(wù)；另外，DSP可與便宜的微控制器搭配。最新的DSP性價比很高，如ADI公司Blackfin系列產(chǎn)品的功耗很低。其1.2V部件(BF533)工作于600MHz時，功耗為280mW。采用動態(tài)電源管理功能時，降為200MHz下50mW左右。 S-CDMA手機作為DSP擠進通信領(lǐng)域的明證，LSI邏輯公司已將其ZSP400 DSP核
- 關(guān)鍵字： DSP
基于DSP組建短波電臺無線數(shù)據(jù)傳輸網(wǎng)絡(luò)的系統(tǒng)設(shè)計
- 摘 要：本文提出了一種使用短波電臺組建無線數(shù)據(jù)傳輸網(wǎng)絡(luò)的方案。根據(jù)此方案設(shè)計了基于DSP芯片的系統(tǒng)硬件和軟件，并論述了軟、硬件設(shè)計中的一些關(guān)鍵技術(shù)。關(guān)鍵詞：短波電臺；無線數(shù)據(jù)傳輸網(wǎng)絡(luò)；DSP引言利用短波信道進行數(shù)據(jù)通信，具有傳輸距離遠、受地形限制小、不易遭受人為破壞等優(yōu)點。本文通過對短波電臺進行改進，提出了一種方案，用于組建一個一點對多點的星型拓撲結(jié)構(gòu)無線網(wǎng)絡(luò)，進行遠距離數(shù)據(jù)傳輸。并根據(jù)此方案設(shè)計了基于DSP的系統(tǒng)軟、硬件。 組網(wǎng)方案在設(shè)計組網(wǎng)方案時需要對短波電臺進行
- 關(guān)鍵字： DSP 短波電臺 無線數(shù)據(jù)傳輸網(wǎng)絡(luò)
基于交流采樣的實時微內(nèi)核的設(shè)計
- 摘 要：本文從交流采樣的等間隔要求出發(fā)，提出了基于交流采樣的實時微內(nèi)核的設(shè)計方法，詳細介紹了實時微內(nèi)核設(shè)計中保證等間隔采樣的具體措施，并給出了該內(nèi)核的具體應(yīng)用實例。關(guān)鍵詞：交流采樣；DSP；實時多任務(wù)；微內(nèi)核 引言在微機型電力設(shè)備中，系統(tǒng)一般通過交流采樣獲取信號，然后采用傅氏濾波或快速傅立葉變換(FFT)等有等間隔采樣要求的濾波算法提取信號特征量。在采樣率為幾十Ksps及以下時，定時觸發(fā)A/D實現(xiàn)等間隔采樣可通過簡單硬件電路或微控制器內(nèi)部定時器來實現(xiàn)。在傳統(tǒng)的前后臺軟
- 關(guān)鍵字： DSP 交流采樣 實時多任務(wù) 微內(nèi)核
頻分分路中高速FFT的實現(xiàn)
- 摘 要：本文介紹了多相陣列FFT在星上多載波數(shù)字化分路中的應(yīng)用，并針對星上處理的實時高速處理要求，提出了一種FFT的實現(xiàn)方案，并用一片F(xiàn)PGA芯片驗證了其正確性和可行性。關(guān)鍵詞：FFT；FPGA；頻分分路 多載波信號的數(shù)字化分路是衛(wèi)星通信星上處理技術(shù)的關(guān)鍵技術(shù)之一，數(shù)字化分路技術(shù)主要有并行濾波器組分路、樹形濾波器組分路和多相陣列FFT分路三種。在通道數(shù)較多時，多相陣列FFT有效地使用了抽取技術(shù)，且FFT算法具有很高的計算效率，本文所討論的就是該方法中FFT的實現(xiàn)。
- 關(guān)鍵字： FFT FPGA 頻分分路
基于FPGA的可編程定時器/計數(shù)器8253的設(shè)計與實現(xiàn)
- 摘 要：本文介紹了可編程定時器/計數(shù)器8253的基本功能，以及一種用VHDL語言設(shè)計可編程定時器/計數(shù)器8253的方法，詳述了其原理和設(shè)計思想，并利用Altera公司的FPGA器件ACEX 1K予以實現(xiàn)。關(guān)鍵詞：FPGA；IP；VHDL 引言在工程上及控制系統(tǒng)中，常常要求有一些實時時鐘，以實現(xiàn)定時或延時控制，如定時中斷，定時檢測，定時掃描等，還要求有計數(shù)器能對外部事件計數(shù)。要實現(xiàn)定時或延時控制，有三種主要方法：軟件定時、不可編程的硬件定時、可編程的硬件定時器。其中可編
- 關(guān)鍵字： FPGA IP VHDL
基于DSP和CPLD的電力參數(shù)檢測終端的設(shè)計
- 摘 要：本文介紹了電力參數(shù)檢測終端的硬件結(jié)構(gòu)以及參數(shù)的計算，著重講述了采樣脈沖的產(chǎn)生過程、抗混疊軟件濾波、缺相檢測原理、測頻方法和諧波計算原理。關(guān)鍵詞：DSP；軟件濾波；缺相檢測；諧波分析；FFT 引言在供電系統(tǒng)中，對諧波、負荷電流、功率因數(shù)等電力參數(shù)進行合理的估算并采取相應(yīng)的措施是非常必要的。本文設(shè)計了一種基于DSP和CPLD的電網(wǎng)質(zhì)量的監(jiān)控裝置。該裝置通過采集這些參數(shù)，計算并判斷電能質(zhì)量的優(yōu)劣，同時與監(jiān)測主站進行通訊，接收主站下達的各種命令，傳送主站所需的各種參數(shù)
- 關(guān)鍵字： DSP FFT 缺相檢測 軟件濾波 諧波分析
USB主控芯片SL811HS的固件程序設(shè)計
- 摘 要：本文以Cypress公司的USB主控芯片SL811HS為例，介紹了其固件程序的設(shè)計方法。關(guān)鍵詞：USB；固件程序；事務(wù)；端點；DSP 前言隨著需求的發(fā)展，許多電子產(chǎn)品尤其是各種嵌入式設(shè)備，需要提供USB主控接口來連接如移動硬盤、U盤等USB設(shè)備以滿足應(yīng)用要求。本文對Cypress公司的USB主控芯片SL811HS作了詳細介紹，并給出其固件程序的設(shè)計方法。 SL811HS芯片介紹SL811HS是一款遵從USB1.1協(xié)議的嵌入式USB Host/Slave芯片。該芯片既能和
- 關(guān)鍵字： DSP USB 端點 固件程序 事務(wù)
256級灰度LED點陣屏顯示原理及基于FPGA的電路設(shè)計
- 摘 要：本文提出了一種LED點陣屏實現(xiàn)256級灰度顯示的新方法。詳細分析了其工作原理。并依據(jù)其原理，設(shè)計出了基于FPGA 的控制電路。關(guān)鍵詞：256級灰度；LED點陣屏；FPGA；電路設(shè)計 引言256級灰度LED點陣屏在很多領(lǐng)域越來越顯示出其廣闊的應(yīng)用前景，本文提出一種新的控制方式，即逐位分時控制方式。隨著大規(guī)模可編程邏輯器件的出現(xiàn)，由純硬件完成的高速、復(fù)雜控制成為可能。 逐位分時點亮工作原理所謂逐位分時點亮，即從一個字節(jié)數(shù)據(jù)中依次提取出一位數(shù)據(jù)，分8次點亮對應(yīng)的像
- 關(guān)鍵字： 256級灰度 FPGA LED點陣屏 電路設(shè)計 發(fā)光二極管 LED
基于DSP的高速數(shù)據(jù)采集系統(tǒng)的研制
- 摘 要：本文介紹了基于數(shù)據(jù)采集系統(tǒng)的虛擬儀器設(shè)計。通過軟、硬件技術(shù)結(jié)合，實現(xiàn)了對多路模擬信號的采集處理，輸出多種波形，充分發(fā)揮了虛擬儀器的優(yōu)勢。關(guān)鍵詞：虛擬儀器；DSP； USB 引言隨著計算機技術(shù)的普及，運用高速數(shù)據(jù)處理的場合越來越多。例如，高速數(shù)字信號處理系統(tǒng)、高速圖象信息轉(zhuǎn)換、語音實時處理系統(tǒng)等。本文設(shè)計并實現(xiàn)了基于TMS320C32和USB芯片的一套高速、高精度數(shù)據(jù)采集分析系統(tǒng)。該系統(tǒng)的DSP負責(zé)數(shù)據(jù)的采集，數(shù)據(jù)通過USB口送到計算機顯示、計算。計算機應(yīng)用程序
- 關(guān)鍵字： DSP USB 虛擬儀器
一種高效的復(fù)信號處理芯片設(shè)計
- 摘 要：本文提出了一種高效的復(fù)信號處理芯片的設(shè)計方法。本芯片是某雷達信號處理機的一部分，接收3組ADC的輸出復(fù)數(shù)據(jù)，依次完成去直流、加窗、512點FFT、求功率譜和累加3組信號的功率譜等功能。在這5種功能中，加窗、512點FFT和求功率譜復(fù)用一個蝶形單元。本芯片由單片F(xiàn)PGA實現(xiàn)，計算精度高、速度較快，滿足雷達系統(tǒng)的實時處理要求。關(guān)鍵詞： FFT；蝶形單元；塊浮點；功率譜； FPGA 引言復(fù)信號處理芯片是某雷達系統(tǒng)的一部分。雷達系統(tǒng)的實時處理特點要求芯片運
- 關(guān)鍵字： FFT FPGA 蝶形單元 功率譜 塊浮點
基于AD9430的數(shù)據(jù)采集系統(tǒng)設(shè)計
- 摘 要：本文介紹了高速ADC AD9430的功能，詳細說明了使用高速FPGA來控制AD9430構(gòu)成高速(140MSPS)、高精度(12位)數(shù)據(jù)采集系統(tǒng)的設(shè)計方法，并給出了具體實現(xiàn)的系統(tǒng)框圖和測試結(jié)果。關(guān)鍵詞：數(shù)據(jù)采集；FPGA；AD9430引言結(jié)合實際任務(wù)的要求，本文提出了一種基于AD9430的高速數(shù)據(jù)采集系統(tǒng)，主要用于采集雷達回波。在這個系統(tǒng)中，選用高速邏輯器件控制A/D轉(zhuǎn)換和FIFO存儲，同時通過FPDP(Front Panel Data Port)總線將采集的數(shù)據(jù)發(fā)送出去。由
- 關(guān)鍵字： AD9430 FPGA 數(shù)據(jù)采集
fpga+dsp介紹
您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
fpga+dsp電路
fpga+dsp相關(guān)帖子
fpga+dsp資料下載
fpga+dsp專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473