fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

基于DSP和電壓反饋的機(jī)器人多軸運(yùn)動(dòng)控制器設(shè)計(jì)

摘要：本文對(duì)一種適合于機(jī)器人控制的多軸控制器的總體結(jié)構(gòu)和相關(guān)知識(shí)進(jìn)行了介紹，并給出了控制器的詳細(xì)設(shè)計(jì)方案和工作流程。該控制器選用DSP為主處理器，采用電壓反饋的形式，可應(yīng)用于其它類似的控制機(jī)構(gòu)中。關(guān)鍵詞：DSP；機(jī)器人；控制器；CAN總線引言對(duì)于機(jī)器人控制技術(shù)，實(shí)時(shí)性和穩(wěn)定性是研究的重點(diǎn)?，F(xiàn)階段，機(jī)器人控制的主要方法是在離線狀態(tài)下對(duì)步態(tài)進(jìn)行規(guī)劃，并在主控機(jī)上對(duì)機(jī)器人的運(yùn)動(dòng)進(jìn)行實(shí)時(shí)的補(bǔ)償，這種處理方法對(duì)處理器的運(yùn)算速度和處理能力提出了很高的要求。傳統(tǒng)的機(jī)器人控制器大多以
關(guān)鍵字： CAN總線 DSP 機(jī)器人控制器

嵌入式系統(tǒng)中FPGA的被動(dòng)串行配置方式,介紹一種在嵌放式系統(tǒng)中使用微處理器被動(dòng)串行配置方式實(shí)現(xiàn)對(duì)FPGA配置的方案，將系統(tǒng)程序及配置文件存在系統(tǒng)Flash中，利用微處理器的I/O口產(chǎn)生配置時(shí)序，省去配置器件；討論FPGA的各種配置方式及各種配置文件的使用。
關(guān)鍵字：配置方式串行被動(dòng) 系統(tǒng) FPGA 嵌入式

介紹了DDFS的原理和Altera公司的FPGA器件ACEX 1K的主要特點(diǎn)，給出了用ACEX 1K系列器件EP1K10TC144－1實(shí)現(xiàn)數(shù)字頻率合成器的工作原理、設(shè)計(jì)思路、電路結(jié)構(gòu)和仿真結(jié)果。
關(guān)鍵字： FPGA 數(shù)字頻率合成器

分析軟處理器MicroBlaze的體系結(jié)構(gòu)，給出MicroBlaze內(nèi)核在軟件無線電系統(tǒng)中的應(yīng)用，實(shí)現(xiàn)SOPC（可編程系統(tǒng)芯片）。
關(guān)鍵字： MicroBlaze FPGA 軟核片上系統(tǒng)

介紹了為PET（正電子發(fā)射斷層掃描儀）的前端電子學(xué)模塊提供時(shí)間基準(zhǔn)而設(shè)計(jì)的一種新型高頻時(shí)鐘扇出電路。
關(guān)鍵字： FPGA 高頻時(shí)鐘分頻分配

常用的信息驗(yàn)證碼是使用單向散列函數(shù)生成驗(yàn)證碼，安全散列算法SHA-1使用在是因特網(wǎng)協(xié)議安全性(IPSec)標(biāo)準(zhǔn)中。
關(guān)鍵字： FPGA SHA 數(shù)字簽名算法高速實(shí)現(xiàn)

文章介紹了APA150的主要特點(diǎn)、內(nèi)部結(jié)構(gòu)、主要性能參數(shù)，給出了APA150在通信系統(tǒng)設(shè)計(jì)中的應(yīng)用實(shí)例。
關(guān)鍵字： FPGA APA 150 芯片

在對(duì)FFT（快速傅立葉變換）算法進(jìn)行研究的基礎(chǔ)上，描述了用FPGA實(shí)現(xiàn)FFT的方法，并對(duì)其中的整體結(jié)構(gòu)、蝶形單元及性能等進(jìn)行了分析。
關(guān)鍵字： FPGA 傅立葉變換

首先介紹異步FIFO的概念、應(yīng)用及其結(jié)構(gòu)，然后分析實(shí)現(xiàn)異步FIFO的難點(diǎn)問題及其解決辦法；在傳統(tǒng)設(shè)計(jì)的基礎(chǔ)上提出一種新穎的電路結(jié)構(gòu)并對(duì)其進(jìn)行綜合仿真和FPGA實(shí)現(xiàn)。
關(guān)鍵字： FIFO FPGA

介紹3-DES算法的概要；以Xilinx公司SPARTANII結(jié)構(gòu)的XC2S100為例，闡述用FPGA高速實(shí)現(xiàn)3-DES算法的設(shè)計(jì)要點(diǎn)及關(guān)鍵部分的設(shè)計(jì)。
關(guān)鍵字： FPGA DES 算法高速實(shí)現(xiàn)

簡要介紹了CPLD/FPGA器件的特點(diǎn)和應(yīng)用范圍，并以分頻比為2.5的半整數(shù)分頻器的設(shè)計(jì)為例，介紹了在MAX+plus II開發(fā)軟件下，利用VHDL硬件描述語言以及原理圖的輸入方式來設(shè)計(jì)數(shù)字邏輯電路的過程和方法。
關(guān)鍵字： CPLD FPGA 整數(shù) 分頻器