首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga+dsp

基于雙DSP的磁軸承數(shù)字控制器容錯設(shè)計

  • 摘    要：本文介紹了應(yīng)用于磁軸承的雙DSP熱備容錯控制方案，該方案采用時鐘同步技術(shù)，由總線表決模塊實現(xiàn)系統(tǒng)的容錯處理，硬件判決模塊實現(xiàn)硬件故障判斷。由中心仲裁模塊根據(jù)兩判決模塊的結(jié)果進行復(fù)雜的仲裁，并完成切換和完善的報警邏輯，從而提高了磁軸承控制系統(tǒng)的可靠性。關(guān)鍵詞：容錯；磁軸承； 控制器； CPLD； DSP引言電磁軸承(AMB)是利用可控電磁吸力將轉(zhuǎn)子懸浮起來的一種新型高性能軸承，具有無接觸、無摩擦、高速度、高精度、不需潤滑和密封等一系列特點，在交通、超高速超精密加工
  • 關(guān)鍵字： CPLD  DSP  磁軸承  控制器  容錯  

基于FPGA的非對稱同步FIFO設(shè)計

  • 摘    要：本文在分析了非對稱同步FIFO的結(jié)構(gòu)特點及其設(shè)計難點的基礎(chǔ)上，采用VHDL描述語言，并結(jié)合FPGA，實現(xiàn)了一種非對稱同步FIFO的設(shè)計。關(guān)鍵詞：非對稱同步FIFO；VHDL；FPGA；DLL；BlockRAM引言FIFO是一種常用于數(shù)據(jù)緩存的電路器件，可應(yīng)用于包括高速數(shù)據(jù)采集、多處理器接口和通信中的高速緩沖等各種領(lǐng)域。然而在某些應(yīng)用，例如在某數(shù)據(jù)采集和處理系統(tǒng)中，需要通過同步FIFO來連接8位A/D和16位數(shù)據(jù)總線的MCU，但是由于目前同步FIFO器件的輸入與輸
  • 關(guān)鍵字： BlockRAM  DLL  FPGA  VHDL  非對稱同步FIFO  存儲器  

基于DSP的列車應(yīng)變力測試系統(tǒng)設(shè)計

  • 摘    要：本文介紹了基于TMS320VC33 DSP芯片的應(yīng)變力測試系統(tǒng)的設(shè)計，給出了結(jié)構(gòu)原理框圖，并圍繞DSP設(shè)計了測試系統(tǒng)的中斷、復(fù)位子系統(tǒng)、存儲子系統(tǒng)和通信子系統(tǒng)。同時還對測試系統(tǒng)進行了信號完整性分析。關(guān)鍵詞：測試系統(tǒng)；DSP；應(yīng)變力；信號完整性車輪與軌道間的作用力是評價車輛運行品質(zhì)的重要因素，能否準(zhǔn)確及時地獲取輪軌間的作用力直接影響著車輛脫軌系數(shù)等參數(shù)的計算。應(yīng)變力測試系統(tǒng)是設(shè)計列車運行狀態(tài)地面安全監(jiān)測平臺的關(guān)鍵環(huán)節(jié)，本文用DSP芯片開發(fā)的測試系統(tǒng)正是針對這一需要
  • 關(guān)鍵字： DSP  測試系統(tǒng)  信號完整性  應(yīng)變力  

基于FPGA的高速數(shù)字鎖相環(huán)的設(shè)計與實現(xiàn)

  • 摘    要：本文提出了一種利用邊沿觸發(fā)鑒相縮短鎖相環(huán)捕獲時間的方案，并詳細(xì)介紹了該方案基于FPGA的實現(xiàn)方法。通過對所設(shè)計的鎖相環(huán)進行計算機仿真和硬件測試，表明該方案確實可以提高鎖相環(huán)的捕獲性能。關(guān)鍵詞：數(shù)字鎖相環(huán)(DPLL)；捕獲時間；FPGA；VHDL引言捕獲時間是鎖相環(huán)的一個重要參數(shù)，指的是鎖相環(huán)從起始狀態(tài)到達(dá)鎖定狀態(tài)所需時間。在一些系統(tǒng)中，如跳頻通信系統(tǒng)，由于系統(tǒng)工作頻率不斷地發(fā)生快速變化(每秒幾百次到幾千次，甚至高達(dá)上萬次)，要求鎖相環(huán)能夠?qū)π盘栂辔豢焖俨东@。因此
  • 關(guān)鍵字： FPGA  VHDL  捕獲時間  數(shù)字鎖相環(huán)(DPLL)  

基于DSP控制的PFC變換器的新穎采樣算法

  • 為DSP控制的功率因數(shù)校正（PFC）變換器提出了一種新穎的采樣算法，它能夠很好地消除PFC電路中高頻開關(guān)動作產(chǎn)生的振蕩對數(shù)字采樣的影響。
  • 關(guān)鍵字： 新穎  采樣  算法  變換器  PFC  DSP  控制  基于  

高速DSP數(shù)據(jù)采集的信號完整性問題

  • 深入研究高速數(shù)字電路設(shè)計中的信號完整性問題；分析電路中破壞信號完整性的原因；結(jié)合一個實際的ＤＳＰ數(shù)據(jù)采集系統(tǒng)、闡述實現(xiàn)信號完整性的具體方案。
  • 關(guān)鍵字： 完整性  問題  信號  數(shù)據(jù)采集  DSP  高速  

集系統(tǒng)級FPGA芯片XCV50E的結(jié)構(gòu)與開發(fā)

  • VirtexE系列是XILINX公司生產(chǎn)的新型FPGA芯片，可用來進行數(shù)十萬邏輯門級的系統(tǒng)設(shè)計和百兆赫茲級的高速電路設(shè)計。
  • 關(guān)鍵字： FPGA  50E  XCV  50    

基于FPGA的光柵尺信號智能接口模塊

  • 介紹了一種基于ALTERA公司大規(guī)?？删幊踢壿嬈骷﨓PF10K10的多功能光柵尺處理品電路。敘述了該電路的主要電路――四倍頻細(xì)分、辨向電路、計數(shù)電路、接口處理電路的設(shè)計原理，風(fēng)時給出了詳細(xì)的電路和仿真波形。
  • 關(guān)鍵字： FPGA  光柵  信號  模塊    

基于DSP的永磁同步電機磁場定向控制器設(shè)計

  • 介紹了一種采用DSP芯片TMS320LF2407A實現(xiàn)永磁同步電機磁場定向控制器的控制原理，給出了采用磁場定向控制策略來設(shè)計該控制器的硬件組成結(jié)構(gòu)及軟件設(shè)計流程。
  • 關(guān)鍵字： 定向  控制器  設(shè)計  磁場  電機  DSP  永磁  同步  PMSM  

基于FPGA的同步測周期高精度數(shù)字頻率計的設(shè)計

  • 摘    要：本文介紹了一種同步測周期計數(shù)器的設(shè)計，并基于該計數(shù)器設(shè)計了一個高精度的數(shù)字頻率計。文中給出了計數(shù)器的VHDL編碼，并對頻率計的FPGA實現(xiàn)進行了仿真驗證，給出了測試結(jié)果。關(guān)鍵詞：頻率計；VHDL；FPGA；周期測量 在現(xiàn)代數(shù)字電路設(shè)計中，采用FPGA結(jié)合硬件描述語言VHDL可以設(shè)計出各種復(fù)雜的時序和邏輯電路，具有設(shè)計靈活、可編程、高性能等優(yōu)點。本文將介紹一種基于FPGA，采用同步測周期的方法來實現(xiàn)寬頻段高精度數(shù)字頻率計的設(shè)計。 圖1 同步測周期計數(shù)器
  • 關(guān)鍵字： FPGA  VHDL  頻率計  周期測量  

自上而下直到物理實現(xiàn)的DSP設(shè)計流程

  • 引言世界正處于高科技下一波快速增長的開端， DSP已經(jīng)成為業(yè)界公認(rèn)的、將按指數(shù)增長的技術(shù)焦點。目前，大多數(shù)DSP設(shè)計已經(jīng)能在半導(dǎo)體生產(chǎn)商(如T1、ADI、Freescale等)提供的通用DSP芯片上實現(xiàn)。通用處理器的價格相對比較便宜，并且有高質(zhì)量和廉價的編程工具、方便快速實現(xiàn)DSP算法的支持，但開發(fā)人員更希望在原型創(chuàng)建和調(diào)試過程中能進行重新編程。圖1  通用DSP處理器的性能與通信領(lǐng)域需要的DSP處理性能的比較速度的需要現(xiàn)在，對電子系統(tǒng)的性能要求已經(jīng)超過了通用DSP處理器的能力。圖1顯示了由寬帶
  • 關(guān)鍵字： DSP  

LMB-018A顯示模塊的原理及與DSP的接口

  • LMB-018A是深圳拓微電子有限公司推出的內(nèi)含控制器和驅(qū)動器的點陣式液晶顯示模塊。文中介紹了該模塊的原理及功能,給出了其與DSP接口的硬件電路和軟件設(shè)計方法。
  • 關(guān)鍵字： DSP  接口  原理  模塊  顯示  LMB-018A  

軟體當(dāng)家的硬體設(shè)計走向

  • 在過去，想獲得更隹的嵌入式產(chǎn)品功能，設(shè)計者想到的不二法門往往是采用更新一代的晶片制程技術(shù)，要不然，這樣的硬體設(shè)計取向至少能提供更小的尺寸，或更低的成本，而維持一定的功能水準(zhǔn)
  • 關(guān)鍵字： 嵌入式  FPGA  DSP  

Cyclone II FPGA滿足低成本大批量應(yīng)用需求

  • 2004年8月A版 　　Altera公司推出新款Cyclone II系列FPGA器件。Cyclone II FPGA的成本比第一代Cyclone器件低30%，邏輯容量大了三倍多，可滿足低成本大批量應(yīng)用需求。 市場驅(qū)動力 　　隨著低復(fù)雜度FPGA器件成本的不斷下降，具有靈活性和及時面市優(yōu)勢的FPGA與 ASIC相比更有競爭性，在數(shù)字消費市場上的應(yīng)用也急劇增加。第一代Cyclone系列迄今發(fā)售了3百多萬片，在全球擁有3,000多位客戶，對大批量低成本數(shù)字消費市場有著巨大的影響，該市場消納了三分之一的器件
  • 關(guān)鍵字： FPGA  嵌入式  

利用DSP控制直流無刷電機

  • 介紹了一種利用雙口RAM實現(xiàn)DSP與單片機高速數(shù)據(jù)通信的方法，給出了它們之間的接口電路以及軟件實現(xiàn)方案。
  • 關(guān)鍵字： 電機  直流  控制  DSP  利用  
共9896條 651/660 |‹ « 649 650 651 652 653 654 655 656 657 658 » ›|

fpga+dsp介紹

您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473