首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> dsp＋fpga

dsp＋fpga 文章 最新資訊

使用RapidIO技術(shù)搭建可重構(gòu)信號(hào)處理平臺(tái)

  • 摘要：軍事領(lǐng)域常選擇ADI公司的TS201芯片用于信號(hào)處理平臺(tái)，但由于其采用基于電路交換的LINK口進(jìn)行連接，...
  • 關(guān)鍵字： FPGA  RapidIO  可重構(gòu)  信號(hào)處理  DSP  LINK口  

2009~2010年度TI DSP大賽決賽在哈爾濱舉行

  • 　　2010年5月19日至22日，2009~2010年度TI DSP大獎(jiǎng)賽決賽在哈爾濱隆重舉行，本次競賽由德州儀器主辦，哈爾濱工程大學(xué)承辦。共有來自全國25所高校的41支參賽隊(duì)，200余名師生參加了此次決賽，哈爾濱工程大學(xué)、復(fù)旦大學(xué)、清華大學(xué)、深圳大學(xué)等4支參賽隊(duì)分別獲得了OMAP3專題組、算法組、系統(tǒng)設(shè)計(jì)組的一等獎(jiǎng)。德州儀器副總裁林坤山先生，首席科學(xué)家Gene Frants先生、亞洲區(qū)大學(xué)計(jì)劃部總監(jiān)沈潔女士以及哈爾濱工程大學(xué)領(lǐng)導(dǎo)出席并為獲獎(jiǎng)學(xué)生頒獎(jiǎng)。 會(huì)場 　　2009~2010年度TI DSP
  • 關(guān)鍵字： TI  DSP  

Altium在Altium Designer軟件內(nèi)新增Aldec FPGA仿真技術(shù)

  • 　　Altium和Aldec日前簽署的OEM協(xié)議中決定將Aldec的FPGA仿真功能添加到Altium Designer軟件中去。 　　該協(xié)議的簽署使進(jìn)行FPGA(現(xiàn)場可編程門陣列)設(shè)計(jì)的電子產(chǎn)品設(shè)計(jì)師們?nèi)缁⑻硪?，業(yè)內(nèi)領(lǐng)先的Aldec VHDL及Verilog仿真功能實(shí)現(xiàn)了無縫集成，與Altium Designer軟件融為一體。電子產(chǎn)品設(shè)計(jì)師們可以在Altium電子產(chǎn)品設(shè)計(jì)統(tǒng)一架構(gòu)中使用久經(jīng)考驗(yàn)的Aldec仿真技術(shù)。 　　Altium首席執(zhí)行官Nick Martin表示：“多年來，Alti
  • 關(guān)鍵字： Altium  FPGA  Designer  

基于CycloneII和MSP430的網(wǎng)絡(luò)數(shù)據(jù)加密實(shí)現(xiàn)

基于NiosII的視頻采集與DVI成像研究及實(shí)現(xiàn)

  • 摘要：采用FPGA作為視頻采集控制和圖像處理芯片，配置NiosII軟核，在FPGA片內(nèi)完成圖像處理和圖像顯示控制，...
  • 關(guān)鍵字： FPGA  NiosII  DVI  圖像采集  

基于FPGA實(shí)現(xiàn)多路模擬信號(hào)自適應(yīng)采集系統(tǒng)

  • 主要介紹基于FPGA實(shí)現(xiàn)多路模擬信號(hào)自適應(yīng)采集系統(tǒng)的設(shè)計(jì)。該系統(tǒng)主要包括軟件和硬件兩部分：硬件主要采用FPGA芯片，AD7982-1，ADG406和運(yùn)放AD824來搭建硬件平臺(tái)；軟件包括FPGA程序和事后數(shù)據(jù)處理程序。系統(tǒng)采用動(dòng)態(tài)8位量化方式克服了固定8位量化對信號(hào)采集精度的影響，目前已成功用于產(chǎn)品中。
  • 關(guān)鍵字： FPGA  多路  采集系統(tǒng)  模擬信號(hào)    

新的變步長LMS算法及DSP設(shè)計(jì)

  • 新的變步長LMS算法及DSP設(shè)計(jì),Widrow和Hoff等人于1960年提出最小均方誤差(LMS)算法，由于其結(jié)構(gòu)簡單，計(jì)算量小，穩(wěn)定性好，易于實(shí)現(xiàn)等優(yōu)點(diǎn)而得到廣泛的應(yīng)用。LMS算法的缺點(diǎn)是收斂速度慢，它克服不了收斂速度和穩(wěn)態(tài)誤差這一對固有矛盾：在收斂的前
  • 關(guān)鍵字： 設(shè)計(jì)  DSP  算法  LMS  步長  

低碼率語音編碼MELP聲碼器的SOPC實(shí)現(xiàn)

  • 摘要：討論了低碼率語音編碼MELP的編解碼過程，有效降低了語音編碼碼率并能使說話者個(gè)人語音特征減弱，特...
  • 關(guān)鍵字： SOPC  MELP  語音編碼  FPGA  NiosII  

SignalTapII ELA的FPGA在線調(diào)試技術(shù)

  • 通過對FPGA內(nèi)部信號(hào)的捕獲測試，可以實(shí)現(xiàn)對系統(tǒng)設(shè)計(jì)缺陷的實(shí)時(shí)分析和修正。與外部測試設(shè)備相比，可以總結(jié)出SignalTapII ELA的幾點(diǎn)優(yōu)越性：不占用額外的I／O引腳，不占用PCB上的空間，不破壞信號(hào)的時(shí)序和完整性，不需額外費(fèi)用；從多方面證實(shí)，該測試手段可以減少調(diào)試時(shí)間，縮短設(shè)計(jì)周期。
  • 關(guān)鍵字： SignalTapII  FPGA  ELA  在線調(diào)試    

用DSP實(shí)現(xiàn)抖動(dòng)（Jitter）測量的方法

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字： DSP  抖動(dòng)（Jitter）測量  時(shí)鐘頻率  

基于DSP的逆變電源控制系統(tǒng)研究

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字： DSP  逆變電源  SPWM波形  
共9915條 453/661 |‹ « 451 452 453 454 455 456 457 458 459 460 » ›|

dsp＋fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp＋fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473