首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> dsp+fpga

dsp+fpga 文章 最新資訊

DSP入門導讀（3）

  • DSP發(fā)展動態(tài)  1.TMS320C2000 TMS320C2000系列包括C24x和C28x系列。C24x系列建議使用LF24xx系列替代C24x系列，LF24xx系列的價格比C24x便宜，性能高于C24x，而且LF24xxA具有加密功能。 C28x系列主要用于大存儲設備管理，高性能的控制場合。  2.TMS320C3x TMS320C3x系列包括C3x和VC33，主要推薦使用VC33。C3x系列是TI浮點DSP的基礎，不可能停產(chǎn)，但價格不會進一步下調(diào)。
  • 關鍵字： DSP  嵌入式  

DSP入門導讀（2）

  • DSP仿真器為什么必須連接目標系統(tǒng)(Target)？  DSP的仿真器同單片機的不同，仿真器中沒有DSP，提供IEEE標準的JTAG口對DSP進行仿真調(diào)試，所以仿真器必須有仿真對象，及目標系統(tǒng)。目標系統(tǒng)就是你的產(chǎn)品，上面必須有DSP。仿真器提供JTAG同目標系統(tǒng)的DSP相接，通過DSP實現(xiàn)對整個目標系統(tǒng)的調(diào)試。  仿真工作正常對于DSP的基本要求  1)DSP電源和地連接正確。  2)DSP時鐘正確。  3)DSP的主要控制信號，如RS和HOLD信號接高電
  • 關鍵字： DSP  嵌入式  

DSP入門導讀(1)

  • 如何選擇外部時鐘？  DSP的內(nèi)部指令周期較高，外部晶振的主頻不夠，因此DSP大多數(shù)片內(nèi)均有PLL。但每個系列不盡相同。  1)TMS320C2000系列：  TMS320C20x：PLL可以
  • 關鍵字： DSP  嵌入式  

基于FPGA+PCI的并行計算平臺實現(xiàn)

  • 　　當前對于各種加密算法.除了有針對性的破解算法，最基本的思想就是窮舉密鑰進行匹配，通常稱為暴力破解算法。由于暴力破解算法包含密鑰個數(shù)較多，遍歷的時間超過實際可接受的范圍。如果計算速度提高到足夠快。這種遍歷的算法因結構設計簡便而具有實際應用的前景。 　　PCI總線(外設互聯(lián)總線)與傳統(tǒng)的總線標準——ISA總線(工業(yè)標準結構總線)相比，具有更高的傳輸率(132MBps)、支持32位處理器及DMA和即插即用等優(yōu)點，用于取代ISA總線而成為目前臺式計算機的事實I/O總線標準，在普通PC機和工控機上有著廣泛的應
  • 關鍵字： 嵌入式系統(tǒng)  單片機  FPGA  PCI  并行計算  MCU和嵌入式微處理器  

基于FPGA的分布式算法FIR濾波器設計

  • 　　引 言 　　FIR(finite impulse response)濾波器是數(shù)字信號處理系統(tǒng)中最基本的元件，它可以在保證任意幅頻特性的同時具有嚴格的線性相頻特性，同時其單位沖激響應是有限的，沒有輸入到輸出的反饋，是穩(wěn)定的系統(tǒng)。因此，F(xiàn)IR濾波器在通信、圖像處理、模式識別等領域都有著廣泛的應用。 　　目前FIR濾波器的硬件實現(xiàn)有以下幾種方式： 　　一種是使用單片通用數(shù)字濾波器集成電路，這種電路使用簡單，但是由于字長和階數(shù)的規(guī)格較少，不易完全滿足實際需要。雖然可采用多片擴展來滿足要求，但會增加體積和
  • 關鍵字： 嵌入式系統(tǒng)  單片機  FIR  FPGA  濾波器  MCU和嵌入式微處理器  

FPGA奔向45納米

  • 　　Altera公司技術開發(fā)副總裁Mojy Chian博士來到北京，在媒體座談會上介紹了該公司45nm IC開發(fā)的情況。他說，45nm相對65nm的優(yōu)勢要比65nm相對90nm的優(yōu)勢更大，同時開發(fā)難度也更高。Altera通過選擇正確的合作伙伴、采用“第一片硅投產(chǎn)”的方法以及協(xié)作設計和工藝開發(fā)的方式來實現(xiàn)2008年45nm FPGA的生產(chǎn)。 　　那個叫Moore的人真幸運。他沒有發(fā)現(xiàn)真正的物理定律。他只不過總結并預測了半導體產(chǎn)業(yè)的發(fā)展規(guī)律，但他可能比大多數(shù)發(fā)現(xiàn)真正定律的物理學家都著名。說他幸運，是因為那個
  • 關鍵字： 嵌入式系統(tǒng)  單片機  FPGA  45納米  IC  模擬IC  

C語言平臺　縮短SoC前期設計時間

  • 　　在設計上能減少結構探索時間的C語言平臺，在結構上如何以新思考突破? 　　以往半導體業(yè)者大多使用FPGA(Field Programmable Gate Array)製作樣品(Prototype)，接著鎖定幾項晶片重要規(guī)格，依此找出最適合該晶片的結構，這種方式最大缺點是作業(yè)時間非常冗長。然而，C語言平臺的設計方式則是，利用軟體模擬分析檢討晶片結構，以往FPGA平臺的樣品，大約需要半年左右的結構探索時間，如果採用C語言平臺的設計方式，只需要花費約2周~1個月的時間。 　　目前開發(fā)最快的是日本沖電氣，以
  • 關鍵字： 嵌入式系統(tǒng)  單片機  C語言  SoC  FPGA  MCU和嵌入式微處理器  

基于DSP的高速實時語音識別系統(tǒng)的設計與實現(xiàn)

  • 　　實時語音識別系統(tǒng)中，由于語音的數(shù)據(jù)量大，運算復雜，對處理器性能提出了很高的要求，適于采用高速DSP實現(xiàn)。雖然DSP提供了高速和靈活的硬件設計，但是在實時處理系統(tǒng)中，還需結合DSP器件的結構及工作方式，針對語音處理的特點，對軟件進行反復優(yōu)化，以縮短識別時間，滿足實時的需求。因此如何對DSP進行優(yōu)化編程，解決算法的復雜性和硬件存儲容量及速度之間的矛盾，成為實現(xiàn)系統(tǒng)性能的關鍵。本文基于TMS320C6713設計并實現(xiàn)了高速實時語音識別系統(tǒng)，在固定文本的說話人辨識的應用中效果顯著。 　　1 語音識別的原理
  • 關鍵字： 嵌入式系統(tǒng)  單片機  語音識別  DSP  TMS320C6713  MCU和嵌入式微處理器  

DSP與普通MCU的區(qū)別

  • 考慮一個數(shù)字信號處理的實例，比如有限沖擊響應濾波器（FIR）。用數(shù)學語言來說，F(xiàn)IR濾波器是做一系列的點積。取一個輸入量和一個序數(shù)向量，在系數(shù)和輸入樣本的滑動窗口間作乘法，然后將所有的乘積加起來，形成一個輸出樣本。 類似的運算在數(shù)字信號處理過程中大量地重復發(fā)生，使得為此設計的器件必須提供專門的支持，促成了了DSP器件與通用處理器（GPP）的分流： 1 對密集的乘法運算的支持 GPP不是設計來做密集乘法任務的，即使是一些現(xiàn)代的GPP，也要求多個指令周期來做一次乘法。而DSP處理器使用專門的硬件來實
  • 關鍵字： DSP  MCU  MCU和嵌入式微處理器  

基于單片機和DSP的被動聲目標探測平臺設計

  • 　　1 引言 　　被動聲目標的信息一般夾雜在復雜多變的環(huán)境噪聲中，信噪比低。采用傳統(tǒng)的目標探測，較難達到要求， 必須使用先進的檢測、定向定位算法，然而這些算法的運算量都較大，實時實現(xiàn)有一定難度。數(shù)字信號處理器DSP的出現(xiàn)，使得先進算法的工程實時實現(xiàn)成為可能。但系統(tǒng)的體積、功耗和可靠性又成為主要問題。本系統(tǒng)采用TI公司的低功耗5000系列DSP和微功耗430系列單片機，采用主從式通用化體系結構設計，在滿足系統(tǒng)功能要求的前提下，對系統(tǒng)的體積、功耗和可靠性做了很大的改進，特別適于在電池供電、功耗要求嚴格的設備
  • 關鍵字： 嵌入式系統(tǒng)  單片機  DSP  目標探測  MCU和嵌入式微處理器  

FPGA在語音存儲與回放系統(tǒng)中的應用

  • 　　1 引言 　　隨著數(shù)字信號處理器、超大規(guī)模集成電路的高速發(fā)展，語音記錄技術已從模擬錄音階段過渡到數(shù)字錄音階段。在數(shù)字化錄音技術中，壓縮后的語音數(shù)據(jù)有些存儲在硬盤中，有些存儲在帶有掉電保護功能的RAM或FLASH存儲器中。筆者介紹的語音存儲與回放系統(tǒng)，未使用專用的語音處理芯片，不需要擴展接口電路，只利用FPGA作為核心控制器，就能完成語音信號的數(shù)字化處理，即實現(xiàn)語音的存儲與回放。 　　2 系統(tǒng)總體結構 　　數(shù)字化語音存儲與回放系統(tǒng)的基本工作原理是將模擬語音信號通過模數(shù)轉(zhuǎn)換器(A/D)轉(zhuǎn)換成數(shù)字信號
  • 關鍵字： 嵌入式系統(tǒng)  單片機  FPGA  語音存儲  MCU和嵌入式微處理器  

基于FPGA的32 Kbit/s CVSD語音編解碼器的實現(xiàn)

  • 　　64 Kbit/s的A律或μ律的對數(shù)壓擴PCM編碼在大容量的光纖通信系統(tǒng)和數(shù)字微波系統(tǒng)中已得到廣泛應用，但由于占用較大的傳輸帶寬和具有復雜的成幀結構，PCM編碼不適合無線語音系統(tǒng)的應用。連續(xù)可變斜率增量(Continuously Variable Slope Delta，CVSD)調(diào)制以其較低的應用難度、成本和編碼速率，較好的語音質(zhì)量廣泛應用于戰(zhàn)術通信網(wǎng)、衛(wèi)星通信、藍牙等無線語音傳輸領域。近年來FPGA不斷發(fā)展演化，并在構架方面針對DSP應用有了顯著增強。這些增強使得FPGA能夠支持各領域的眾多復雜D
  • 關鍵字： 嵌入式系統(tǒng)  單片機  FPGA  CVSD  語音編解碼器  MCU和嵌入式微處理器  

基于FPGA的32Kbit/s CVSD語音編解碼器的實現(xiàn)

  • 筆者結合FPGA的靈活性、強大的數(shù)字信號處理能力、較短的開發(fā)周期，提出了基于FPGA的32 Kbit/s CVSD語音編解碼器。
  • 關鍵字： FPGA  CVSD  Kbit  32    

采用AVR單片機對FPGA進行配置

  •     Altera公司的ACEX、FLEX等系列的FPGA芯片應用廣泛，但其FPGA基于SRAM結構，決定電路邏輯功能的編程數(shù)據(jù)存儲于SRAM中。由于SRAM的易失性，每次上電時必須重新把編程數(shù)據(jù)裝載到SRAM中，這一過程就是FPGA的配置過程。FPGA的配置分為主動式和被動式。在主動模式下，F(xiàn)PGA上電后主動將配置數(shù)據(jù)從專用的EPROM(如EPC1，EPC2等)加載到SRAM中。被動模式下，F(xiàn)PGA為從屬器件，由相應的控制電路或微處理器控制配置過程，包括通過下載
  • 關鍵字： 單片機  FPGA  MCU和嵌入式微處理器  

FPGA的堆疊封裝，欲革背板與SoC的命

  • 　　FPGA最基本的應用是橋接。隨著FPGA的門數(shù)不斷提高，雄心勃勃的FPGA巨頭們早已不滿足這些，他們向著信號處理、互聯(lián)性和高速運算方向發(fā)展。未來，F(xiàn)PGA還有望與模擬和存儲器廠商合作，做出SIP（堆疊封裝）。 　　最近，筆者訪問了Xilinx公司的CTO Ivo Bolsens，他說未來的FPGA一方面是在功耗、性能、價格方面進行不停地改進，未來將出現(xiàn)革命性的變化就是利用推迭封裝（SIP），一個封裝里面放多個裸片的技術，那么FPGA平臺可能就會成為一個標準的、虛擬的SoC（Virtual SoC）的
  • 關鍵字： FPGA  SoC  MCU和嵌入式微處理器  
共9914條 594/661 |‹ « 592 593 594 595 596 597 598 599 600 601 » ›|

dsp+fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

DSP+FPGA    樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473