首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> ddr2 sdram

Xilinx Spartan-3A FPGA 的DDR2接口設計

  • 1 引言DDR2(Double DataRate2)SDRAM是由JEDEC(電子設備工程聯(lián)合委員會)制定的新生代內(nèi)存技術(shù)標準，它與上一代DDR內(nèi)存技術(shù)標準最大的不同：雖然采用 時鐘的上升／下降沿同時傳輸數(shù)據(jù)的基本方式，但DDR2卻擁有2倍的DDR
  • 關(guān)鍵字： Spartan  Xilinx  FPGA  DDR2    

DSP片外高速海置SDRAM存儲系統(tǒng)設計方案

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡家園
  • 關(guān)鍵字： DSP  存儲系統(tǒng)  SDRAM  

DDR測試系列之一――力科DDR2測試解決方案

  • DDR2簡介從1998年的PC100到今天的DDR3，內(nèi)存技術(shù)同CPU前端總線一道經(jīng)歷著速度的提升及帶寬的擴展。雖然DDR3在當今已經(jīng)量產(chǎn)與使用，DDR2在實際上還擔任著內(nèi)存業(yè)界應用最廣泛最成熟的中流砥柱的角色。DDR2在DDR的基礎上
  • 關(guān)鍵字： DDR2  DDR  測試  力科    

便攜設備DDR2-3內(nèi)存電源解決方案

  • 在筆記本電腦和PDA便攜系統(tǒng)中，為達到JEDEC(電子器件工程設計聯(lián)合會)的標準規(guī)范(JESD79E)，對DDR2-3內(nèi)存在靜態(tài)穩(wěn)壓和動態(tài)響應方面提出了嚴格的要求。DDR2-3基本上需要三條電源軌：一個給內(nèi)核供電的主電源(VDDQ)、一個
  • 關(guān)鍵字： 電源  解決方案  內(nèi)存  DDR2-3  設備  便攜  

多路讀寫的SDRAM接口設計

  • 存儲器是容量數(shù)據(jù)處理電路的重要組成部分。隨著數(shù)據(jù)處理技術(shù)的進一步發(fā)展，對于存儲器的容量和性能提出了越來 ...
  • 關(guān)鍵字： 多路讀寫  SDRAM  數(shù)據(jù)處理  

采用Xilinx 和FPGA的DDR2 SDRAM存儲器接口控制器的設計

  • 采用Xilinx 和FPGA的DDR2 SDRAM存儲器接口控制器的設計,本白皮書討論各種存儲器接口控制器設計所面臨的挑戰(zhàn)和 Xilinx 的解決方案，同時也說明如何使用 Xilinx軟件工具和經(jīng)過硬件驗證的參考設計來為您自己的應用(從低成本的 DDR SDRAM 應用到像 667 Mb/sDDR2 SDRAM 這樣的更
  • 關(guān)鍵字： 接口  控制器  設計  存儲器  SDRAM  Xilinx  FPGA  DDR2  采用  

Nufront第三代處理器采用Cadence接口IP解決方案

  • 全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司 (NASDAQ: CDNS)，日前宣布Nufront(新岸線)的NS115芯片組采用了Cadence可配置的DDR3/3L/LPDDR2存儲控制器與硬化PHY IP核，應用于其雙核ARM Cortex –A9移動應用處理器。TSMC 40LP工藝， 32位DDR3/LPDDR2接口的數(shù)據(jù)傳輸速率最高可達800Mbps，并能提供對超薄筆記本、平板電腦和智能手機等產(chǎn)品至關(guān)重要的基于數(shù)據(jù)流量的自動功耗管理。 Cadence 的DDR3/3L/LPDDR2 IP
  • 關(guān)鍵字： Cadence  DDR2  IP核  

一種矢量信號發(fā)生器設計與實現(xiàn)

  • 摘要：充分利用DDR2 SDRAM速度快、FLASH掉電不消失、MATLAB/Simulink易產(chǎn)生矢量信號的特點，以FPGA為邏輯時序控制器，設計并實現(xiàn)了一種靈活、簡單、低成本的矢量信號發(fā)生器。本文以產(chǎn)生3載波WCDMA為例，詳細介紹了矢量信號發(fā)生器的設計方案與實現(xiàn)過程，使用Verilog HDL描述并實現(xiàn)了DDR2 SDRAM的時序控制和FPGA的邏輯控制。
  • 關(guān)鍵字： DDR2 SDRAM  FLASH  201205  

嵌入式視頻系統(tǒng)中SDRAM時序控制分析

  • 在高速數(shù)字視頻系統(tǒng)應用中，使用大容量存儲器實現(xiàn)數(shù)據(jù)緩存是一個必不可少的環(huán)節(jié)。SDRAM就是經(jīng)常用到的一種存儲器。但是，在主芯片與SDRAM之間產(chǎn)生的時序抖動問題阻礙了產(chǎn)品的大規(guī)模生產(chǎn)。在數(shù)字電視接收機的生產(chǎn)實際
  • 關(guān)鍵字： 控制  分析  時序  SDRAM  視頻系統(tǒng)  嵌入式  

基于DSP片外高速海置SDRAM存儲系統(tǒng)設計

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡家園
  • 關(guān)鍵字： DSP  存儲系統(tǒng)  SDRAM  

DDR測試--SDRAM時鐘分析案例

  • 前個周末接到了一個朋友的電話，詢問我如果內(nèi)存有問題，需要測試哪些項目？對于這個很常見的問題，我習慣性的回答他...
  • 關(guān)鍵字： DDR測試  SDRAM  時鐘分析  

Cyclone II實現(xiàn)DDR SDRAM接口的方法

  • Cyclone II實現(xiàn)DDR SDRAM接口的方法,在不增加電路板復雜度的情況下要想增強系統(tǒng)性能，改善數(shù)據(jù)位寬是一個有效的手段。通常來說，可以把系統(tǒng)頻率擴大一倍或者把數(shù)據(jù)I/O管腳增加一倍來實現(xiàn)雙倍的數(shù)據(jù)位寬。這兩種方法都是我們不希望用到的，因為它們會增加
  • 關(guān)鍵字： 接口  方法  SDRAM  DDR  II  實現(xiàn)  Cyclone  

合理選擇DC/DC轉(zhuǎn)換器的外部元件實現(xiàn)穩(wěn)定和高效

  • 去數(shù)十年來，電子產(chǎn)品的發(fā)展可謂一日千里。以個人通信設備為例，由最初的奢侈品到現(xiàn)在的廣泛普及，電子產(chǎn)品無...
  • 關(guān)鍵字： 轉(zhuǎn)換器  MAX8640  手機  SDRAM  

利用FPGA解決TMS320C54K/SDRAM的接口問題

  • 在ＤＳＰ應用系統(tǒng)中，需要大量外擴存儲器的情況經(jīng)常遇到。例如，在數(shù)碼相機和攝像機中，為了將現(xiàn)場拍攝的諸多圖片或圖像...
  • 關(guān)鍵字： FPGA  TMS320C54K  SDRAM  

基于EPM1240的SDRAM控制器的設計

  • 摘要：SDRAM的讀寫邏輯復雜，最高時鐘頻率達100 MHz以上，普通單片機無法實現(xiàn)復雜的SDRAM控制操作，復雜可編程邏輯器件CPLD具有編程方便，集成度高，速度快，價格低等優(yōu)點。因此選用CPLD設計SDRAM接口控制模塊，簡化
  • 關(guān)鍵字： 設計  控制器  SDRAM  EPM1240  基于  
共202條 6/14 |‹ « 4 5 6 7 8 9 10 11 12 13 » ›|
關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473