利用FPGA解決TMS320C54K/SDRAM的接口問(wèn)題

在ＤＳＰ應(yīng)用系統(tǒng)中，需要大量外擴(kuò)存儲(chǔ)器的情況經(jīng)常遇到。例如，在數(shù)碼相機(jī)和攝像機(jī)中，為了將現(xiàn)場(chǎng)拍攝的諸多圖片或圖像暫存下來(lái)，需要將ＤＳＰ處理后的數(shù)據(jù)轉(zhuǎn)移到外存中以備后用。從目前的存儲(chǔ)器市場(chǎng)看，ＳＤＲＡＭ由于其性能價(jià)格比的優(yōu)勢(shì)，而被ＤＳＰ開(kāi)發(fā)者所青睞。ＤＳＰ與ＳＤＲＡＭ直接接口是不可能的。ＦＰＧＡ(現(xiàn)場(chǎng)可編程門(mén)陣列)由于其具有使用靈活、執(zhí)行速度快、開(kāi)發(fā)工具豐富的特點(diǎn)而越來(lái)越多地出現(xiàn)在現(xiàn)代電路設(shè)計(jì)中。本文用ＦＰＧＡ作為接口芯片，提供控制信號(hào)和定時(shí)信號(hào)，來(lái)實(shí)現(xiàn)ＤＳＰ到ＳＤＲＡＭ的數(shù)據(jù)存取。

１ ＳＤＲＡＭ介紹

本文采用的ＳＤＲＡＭ為ＴＭＳ６２６８１２ＡTMS626812A，圖１為其功能框圖。它內(nèi)部分為兩條，每條１Ｍ字節(jié)，數(shù)據(jù)寬度為８位，故存儲(chǔ)總?cè)萘繛椋玻妥止?jié)。

所有輸入和輸出操作都是在時(shí)鐘ＣＬＫ上升沿的作用下進(jìn)行的，刷新時(shí)鐘交替刷新內(nèi)部的兩條ＲＡＭ。ＴＭＳ６２６８１２Ａ主要有六條控制命令，它們是：條激活／行地址入口、列地址入口／寫(xiě)操作、列地址入口／讀操作、條無(wú)效、自動(dòng)刷新、自行刷新。ＳＤＲＡＭ與ＴＭＳ３２０Ｃ５４ｘTMS320C54X接口中用到的命令主要有： ＭＲＳ、 ＤＥＡＣ、 ＡＣＴＶ、ＷＲＴ－Ｐ、ＲＥＡＤ－Ｐ和ＲＥＦＲ。這里，設(shè)計(jì)目的就是產(chǎn)生控制信號(hào)來(lái)滿足這些命令的時(shí)序要求。關(guān)于ＴＭＳ６２６８１２Ａ的具體說(shuō)明可以查看其數(shù)據(jù)手冊(cè)。

２ ＳＤＲＡＭ與ＴＭＳ３２０Ｃ５４ｘ之間的通用接口

圖２是ＤＳＰ與ＳＤＲＡＭ的通用接口框圖，圖中ＤＳＰ Ｉ／Ｆ代表ＴＭＳ３２０Ｃ５４ｘ端接口單元，ＳＤＲＡＭ ＣＮＴＬ 代表ＳＤＲＡＭ 端接口控制單元。ＳＤＲＡＭ被設(shè)置成一次性讀寫(xiě)１２８?jìng)€(gè)字節(jié)，而ＤＳＰ一次只讀寫(xiě)一個(gè)字節(jié)，因而建立了兩個(gè)緩沖區(qū)Ｂ０、Ｂ１來(lái)緩存和中轉(zhuǎn)數(shù)據(jù)。Ｂ０、Ｂ１大小都為１２８字節(jié)，而且映射到ＤＳＰ中的同一地址空間。

盡管Ｂ０、Ｂ１對(duì)應(yīng)于同一地址空間，但對(duì)兩個(gè)緩沖區(qū)不能在同一時(shí)刻進(jìn)行合法訪問(wèn)。實(shí)際上，當(dāng)Ｂ０被ＤＳＰ訪問(wèn)時(shí)，Ｂ１就被ＳＤＲＡＭ訪問(wèn)，反之也成立。若ＤＳＰ向Ｂ１寫(xiě)數(shù)據(jù)，ＳＤＲＡＭ就從Ｂ０讀數(shù)據(jù)；而當(dāng)ＳＤＲＡＭ的數(shù)據(jù)寫(xiě)到Ｂ０中時(shí)，ＤＳＰ就從Ｂ１讀數(shù)據(jù)。兩者同時(shí)從同一緩沖區(qū)讀或?qū)懚紝⒓ぐl(fā)錯(cuò)誤。上邊所述的數(shù)據(jù)轉(zhuǎn)移方式有兩種好處：一是加速了ＴＭＳ３２０Ｃ５４ｘ的訪問(wèn)速度，二是解決了二者之間的時(shí)鐘不同步問(wèn)題。

３ ＦＰＧＡ中的硬件設(shè)計(jì)

ＴＭＳ３２０Ｃ５４ｘ為外部存儲(chǔ)器的擴(kuò)展提供了下列信號(hào)ＣＬＫ、ＣＳ、Ａ０～Ａ１５、Ｄ０～Ｄ１５、ＲＷ、ＭＳＴＲＢ、ＩＳＴＲＢ、ＩＳ而ＳＤＲＡＭ接收下列信號(hào)ＣＬＫ、ＣＫＥ、ＣＳ、ＤＱＭ、Ｗ、ＲＡＳ、ＣＡＳ、Ａ０～Ａ１１。由于兩端控制信號(hào)不同，需要在ＤＳＰ與ＳＤＲＡＭ之間加上控制邏輯，以便將從ＤＳＰ過(guò)來(lái)的信號(hào)解釋成ＳＤＲＡＭ能夠接收的信號(hào)。圖３是用ＦＰＧＡ設(shè)計(jì)的頂層硬件接口圖。