首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> ddr2 sdram

零基礎學FPGA （二十五）必會！ 從靜態(tài)時序分析到SDRAM時序收斂（下篇）

  • 　　七、SDRAM工作時鐘相位偏移計算 　　從上篇文章中我們知道，我們的數(shù)據(jù)是要經過一定的延時才會到達目標器件的，這個延時也就是相對于源寄存器的時鐘發(fā)射沿的時間延時，數(shù)據(jù)在源寄存器時鐘的上升沿到來時輸出，經過FPGA的走線，PCB走線等，到達目標寄存器的數(shù)據(jù)端口時會有一定的延時，而這個數(shù)據(jù)要想被目標器件的目的寄存器鎖存，那么，目的寄存器的鎖存時鐘應該盡量在數(shù)據(jù)的有效窗口內才能確保數(shù)據(jù)被捕獲成功。所謂數(shù)據(jù)的有效窗口，就是數(shù)據(jù)在兩次變化之間的中間部分，也是數(shù)據(jù)最穩(wěn)定的部分。 　　所以，要想將數(shù)據(jù)正確捕獲，
  • 關鍵字： FPGA   SDRAM  

零基礎學FPGA （二十四）必會！ 從靜態(tài)時序分析到SDRAM時序收斂（上篇）

  • 　　下面我們進入正題，今天我們講時序 　　一、從靜態(tài)時序分析說起 　　我理解的靜態(tài)時序分析，就是我們在不加激勵的情況下，通過對電路進行時序的延遲計算，預計電路的工作流程，對電路提出我們需要的一些約束條件，比如我們需要從A寄存器到B寄存器的延遲不能大于10ns，如果我們不添加時序約束，綜合工具可能會有好幾條路徑，按照它自己的要求來布局布線，那么從A寄存器到B寄存器的時間就有可能是20ns或者15ns之類的路徑，而我們需要的是不能大于10ns，因此，我們需要添加時序約束，再根據(jù)特定的時序模型，使我們的系統(tǒng)
  • 關鍵字： FPGA  SDRAM  

零基礎學FPGA （二十三） SDR SDRAM（架構篇）

  • 　　今天我們來講的是SDRAM的架構以及設計，這也是小墨第一次接觸架構，也談不上給大家講，就是把我理解的當做一個筆記分享給大家，有什么錯誤也請積極指正，畢竟我也是沒有老師教，也是自己摸索的，難免有些不合理的地方。 　　一、SDRAM 工作部分 　　1、上電初始化 　　   　　我們先來看第一部分，上電初始化。上電初始化我們知道，上電之后我們需要等待200us的穩(wěn)定期，這段時間我們可以用一個定時器來計數(shù)，這沒什么問題，然后進入的是預充電部分，這個時候，預充電的時候，sdram_cmd
  • 關鍵字： FPGA  SDRAM  

零基礎學FPGA （二十二） SDR SDRAM（理論篇）

  • 　　其實說實話這一個月來也沒怎么看新知識，大體梳理了一下以前學過的知識，回顧了一下SOPC的學習。對于SOPC的學習我打算暫時先放一放，因為前面還有一個要寫的沒有完成，也是一直以來無法寫起的一個題目，就是今天我們要寫的SDRAM的操作。等寫完這個，我們再回到SOPC，帶領大家調USB2.0! 　　由于SDRAM本身就是一個比較復雜的東西，之前小墨在學這方面東西的時候感覺很是吃力，于是那時候便暫時放下了，知道年后這段時間，小墨又重新拾起這個知識點，想要一口氣把它調通了，再往下看其他的東西。學SDRAM，理
  • 關鍵字： FPGA  SDRAM  

基于千兆網(wǎng)的FPGA多通道數(shù)據(jù)采集系統(tǒng)設計

  • 　　FPGA豐富的邏輯資源、充沛的I/O引腳以及較低的功耗，被廣泛應用于嵌入式系統(tǒng)和高速數(shù)據(jù)通信領域?，F(xiàn)如今，各大FPGA生產廠商為方便用戶的設計和使用，提供了較多的、可利用的IP核資源，極大地減少了產品的開發(fā)周期和開發(fā)難度，從而使用戶得以更專注地構思各種各樣創(chuàng)意且實用的功能，而不是把大量時間浪費在產品的調試和驗證中。 　　千兆以太網(wǎng)技術在工程上的應用是當前的研究熱點之一。相比于其他RS-232或RS-485等串口通信，千兆以太網(wǎng)更加普及和通用，可以直接與Internet上的其他終端相連;相比于百兆網(wǎng)絡
  • 關鍵字： FPGA  DDR2  

零基礎學FPGA （二十） 舉一反三，基于SOPC的定時器中斷與串口數(shù)據(jù)收發(fā)

  • 　　SOPC的課程已經結束了，短短4天，要消化的內容還真不少。今天又開始了DDR2 SDRAM的課程，其實在我來北京之前他們已經開始SDRAM的課程了，想起我做SDRAM的時候，真的是好費勁，又沒人指點，代碼寫了一大串，前仿真也做的差不多，后仿就不行了，有些東西不知道怎么解決，還涉及到時序約束這門聽起來高大上的知識，所以那段時間把我糾結的不輕。看樣子在我離開北京之前這邊應該是一直講SDRAM了，上課的是李凡老師，一個很和藹，很低調的老師，據(jù)說已經做了三四十年的工程師了，也是國內頂尖的人物了。打算這幾天好好
  • 關鍵字： SOPC  SDRAM  

多運動物體檢測與跟蹤算法實現(xiàn)，高精度室內定位系統(tǒng)設計

  • 　　項目主要內容： 　　運動目標的檢測與跟蹤已在眾多的領域得到了廣泛的應用，但是由于嵌入式處理器自身的速度限制，此類應用主要集中在PC機上，相對來說，成本較高而且靈活性和移動性能不夠好。將此算法應用到嵌入式系統(tǒng)上能有效地降低成本、提高設備的移動性和靈活性、減小設備體積，具有實際意義。 　　由于目前嵌入式處理器速度和處理器硬件結構的限制，常用的嵌入式微處理器(比如ARM9、XScale)很難達到實時高速檢測跟蹤的要求。于是為了達到高速精確檢測和跟蹤多運動目標的要求，綜合考慮FPGA各方面的優(yōu)點，本項目提
  • 關鍵字： SDRAM  Ethernet  

FPGA系統(tǒng)設計的仿真驗證之：SDRAM讀寫控制的實現(xiàn)與Modelsim仿真

  • 　　7.6 典型實例13：SDRAM讀寫控制的實現(xiàn)與Modelsim仿真 　　7.6.1 實例的內容及目標 　　1.實例的主要內容 　　本節(jié)旨在通過分析SDRAM控制器，介紹了SDRAM的基本工作模式。最后使用Modelsim對讀寫控制器進行仿真，幫助讀者進一步了解一個真實的器件模塊是如何進行Modelsim仿真的。 　　2.實例目標 　　通過本實例，讀者應達到下面的目標。 　　· 了解SDRAM存儲器的工作模式。 　　· 熟悉Modelsim仿真的基本流程。
  • 關鍵字： SDRAM  Modelsim  

基于ARM7的畜牧養(yǎng)殖智能消毒機器人控制系統(tǒng)設計

  • 　　1 總體方案設計 　　畜牧養(yǎng)殖智能消毒機器人控制系統(tǒng)由機器人智能控制模塊、監(jiān)視模塊、及無線網(wǎng)絡通訊模塊等三大部分組成。工作過程是通過接入互聯(lián)網(wǎng)的手機或者微型計算機客戶端通過無線網(wǎng)絡向遠程的機器人發(fā)送控制指令代碼，期間傳輸信號由發(fā)送端使用加密狗加密。當信號經互聯(lián)網(wǎng)發(fā)送到接收終端時，智能消毒機器人網(wǎng)絡模塊把接收的指令傳送到處理器，處理器指示驅動模塊驅動智能消毒機器人執(zhí)行動作。運動的同時監(jiān)視模塊把采集到的圖像通過無線互聯(lián)網(wǎng)傳輸?shù)娇蛻魴C端，其整體結構如圖1所示。 　　   　　1.1 智
  • 關鍵字： ARM7  SDRAM  

數(shù)字電視機頂盒設計方案、技術文獻集錦

  • 　　“數(shù)字電視機頂盒”，它是一種將數(shù)字電視信號轉換成模擬信號的變換設備，它對經過數(shù)字化壓縮的圖像和聲音信號進行解碼還原，產生模擬的視頻和聲音信號，通過電視顯示器和音響設備給觀眾提供高質量的電視節(jié)目。它采用了兼容的辦法，在中國一直延續(xù)到現(xiàn)在。本文介紹了幾種數(shù)字電視機頂盒的設計和使用，供大家參考。 　　數(shù)字電視機頂盒導航式操作系統(tǒng)設計方案 　　本文對機頂盒各項業(yè)務和操作功能進行模塊化細分歸類，借鑒目前主流消費電子產品操作系統(tǒng)的模式，采用導航式操作系統(tǒng)，在主菜單上使用M×
  • 關鍵字： SDRAM  CPLD  

基于CX2443x解碼內核的數(shù)字電視機頂盒設計

  • 　　當前，廣播電視正處于模擬技術向數(shù)字技術，單向廣播向雙向交互式傳輸，基本業(yè)務向擴展和增值業(yè)務的過渡和發(fā)展階段。數(shù)字有線電視機頂盒正是這一發(fā)展階段的產物。借助機頂盒，人們不僅可以用原有的模擬電視收看數(shù)字電視節(jié)目，還可利用數(shù)字機頂盒交互式功能獲得電子節(jié)目指南(EPG)、視頻點播(VOD)、收發(fā)電子郵件、數(shù)據(jù)廣播、遠程教育等增值服務。具體操作上，需要在用戶終端的模擬電視機上加裝機頂盒以完成數(shù)字電視信號和數(shù)據(jù)的接入，并完成視音頻信號的解碼輸出。本文介紹了機頂盒系統(tǒng)的硬件設計。 　　器件的選型 　　選擇芯片時
  • 關鍵字： CX2443x  SDRAM  

Wide I/O、HBM、HMC將成存儲器新標準

  • 　　現(xiàn)行的DDR4及LPDDR4存儲器都是以既有的DRAM設計為基礎，其中許多技術已沿用長達十余年，而今無論是系統(tǒng)總頻寬或中央處理器(CPU)等作業(yè)環(huán)境都不可同日而語。有鑒于此，發(fā)展新的解決方案為眼下業(yè)界的共識，Wide I/O、HBM及HMC等三大新存儲器標準遂成業(yè)界關注重點。 　　據(jù)ExtremeTech網(wǎng)站報導指出，過去近20年來存儲器規(guī)格已從第一代的SDRAM DIMM發(fā)展至DDR4-3200，成長高達48倍。因此，現(xiàn)今業(yè)界雖針對是否應進一步以此標準定義DDR5有所爭議，更多人卻傾向發(fā)展新的存儲
  • 關鍵字： SDRAM  DDR4  

詳解TINY6410硬件電路設計之二

  • 　　書接上回， CPU，NANDFLASH和SDRAM是嵌入式系統(tǒng)中最重要的三個組成部分。作為嵌入式系統(tǒng)的神經元NANDFLASH，上回得到了充分的分析，不知道你還有印象沒有。這次我們來分析下友善的TINY6410的心臟--SDRAM部分。之所以說其為嵌入式系統(tǒng)的心臟，是因為嵌入式系統(tǒng)在運行過程中，操作系統(tǒng)、應用程序等都在其中。如果沒有該部分，嵌入式系統(tǒng)可以裸機運行，這樣就失去了嵌入式系統(tǒng)的優(yōu)勢。 　　S3C6410支持兩個DRAM片選，可以分別最大接256MB的內存。片內 DRAM控制器是來自ARM的
  • 關鍵字： TINY6410  SDRAM  NANDFLASH  

存儲器撞墻效應誰來解？

  • 　　存儲器撞墻效應誰來解？許多業(yè)者將改善記憶體撞墻效應的希望寄托在HMC技術上，不過目前為止的推進仍很緩慢，截至目前為止仍未見有采行HMC記憶體的電腦系統(tǒng)，預計2015年才會登場，即便如期登場，從技術到系統(tǒng)也歷經4年時間。
  • 關鍵字： 存儲器  AMD  SDRAM  

基于STM32F4x9的LCD顯示設計，硬件設計指南

  • 　　隨著人機界面(GUI)在醫(yī)療、工業(yè)以及消費電子各應用領域需求的日益增長，高集成度、高性能的TFT液晶顯示方案成為電子產品設計開發(fā)的重要組成部分。在無內置液晶控制器的情況下，單片機與具有內置控制器的液晶板之間往往采用串行或并行的總線接口連接，受限于連接總線的數(shù)據(jù)傳輸速度，難以支持較高的顯示分辨率和畫面質量。 　　意法半導體推出了基于ARM Cortex-M4內核的STM32F4x9微處理器，借助內置的LCD-TFT顯示控制器和Chrom-ARM圖形加速器，使SVGA高分辨率和高品質顯示畫面質量成為可能
  • 關鍵字： STM32  LCD  SDRAM  
共202條 3/14 « 1 2 3 4 5 6 7 8 9 10 » ›|
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473