asic ip 文章最新資訊

燦芯半導(dǎo)體推出DDR3/4, LPDDR3/4 Combo IP

近日，一站式定制芯片及IP供應(yīng)商——燦芯半導(dǎo)體（上海）股份有限公司宣布推出基于28HKD?0.9V/2.5V?平臺的DDR3/4, LPDDR3/4?Combo?IP?。該IP具備廣泛的協(xié)議兼容性，支持DDR3, DDR3L, DDR4和LPDDR3, LPDDR4協(xié)議，數(shù)據(jù)傳輸速率最高可達(dá)2667Mbps，并支持X16/X32/X64等多種數(shù)據(jù)位寬應(yīng)用。燦芯半導(dǎo)體此次發(fā)布的DDR3/4,?LPDDR3/4 Combo IP集成高性能DDR&nb
關(guān)鍵字：燦芯半導(dǎo)體 DDR3/4 LPDDR3/4 Combo IP

惠普推出全球首批抗量子攻擊打印機，搭載新型 ASIC 芯片

3 月 19 日消息，惠普在其 Amplify Conference 2025 會議上宣布推出首批可抵御量子計算機密碼破譯攻擊的打印機產(chǎn)品，包括 Color LaserJet Enterprise MFP 8801、Mono MFP 8601、LaserJet Pro Mono SFP 8501 三大型號?；萜毡硎具@些打印機均采用量子彈性設(shè)計，搭載了采用抗量子加密技術(shù)設(shè)計的新型 ASIC，該芯片增強了打印機的安全性和可管理性，能防止針對 BIOS 和固件的量子攻擊，并支持固件數(shù)字簽名驗證。此外這些
關(guān)鍵字：惠普抗量子攻擊打印機 ASIC 芯片

Imagination繼續(xù)推動GPU創(chuàng)新—發(fā)布全新DXTP GPU IP將功效提升20%

Imagination于不久前正式發(fā)布了DXTP GPU IP，這款新產(chǎn)品的亮點在于，在標(biāo)準(zhǔn)圖形工作負(fù)載下，其能效比（FPS/W）相比前代產(chǎn)品實現(xiàn)了高達(dá)20%的提升。作為GPU IP行業(yè)的領(lǐng)導(dǎo)者，截至2023年的公開數(shù)據(jù)顯示，搭載Imagination IP授權(quán)的芯片累計出貨量高達(dá)110億顆。這些芯片廣泛應(yīng)用于移動設(shè)備（包括智能手機）、汽車、消費電子產(chǎn)品和電腦等多個領(lǐng)域。此次功效得到大幅提升的DXTP GPU的發(fā)布，正值在DeepSeek等大模型技術(shù)的推動下，邊緣AI設(shè)備廣泛興起的產(chǎn)業(yè)轉(zhuǎn)型期，功效更高的G
關(guān)鍵字： Imagination GPU GPU IP

Imagination：軟件定義汽車時代，一場由算力驅(qū)動的出行革命

當(dāng)一輛汽車的性能不再由發(fā)動機排量決定，而是取決于車載芯片的算力與軟件的智能程度，這場由" 軟件定義汽車"（SDV）引發(fā)的產(chǎn)業(yè)革命已勢不可擋。在2025 年CES 展會上，全球科技巨頭紛紛亮出面向未來十年的智能汽車解決方案，而在這場技術(shù)競速中，芯片架構(gòu)的創(chuàng)新與人工智能的深度應(yīng)用正在重塑整個汽車產(chǎn)業(yè)鏈。在這個背景之下，EEPW 與Imagination 的高級產(chǎn)品總監(jiān)Rob Fisher進行了深度的交流采訪，揭示了這場變革背后的技術(shù)邏輯與產(chǎn)業(yè)圖景。Imagination 高級產(chǎn)品總監(jiān)Rob
關(guān)鍵字： 202503 Imagination 軟件定義汽車 GPU IP

將lwIP TCP/IP堆棧整合至嵌入式應(yīng)用的界面

輕量化TCP/IP（lwIP）堆棧是TCP/IP協(xié)議的精簡實作，專門設(shè)計用來縮減RAM內(nèi)存的使用量，這使其非常適合用在嵌入式系統(tǒng)。它提供三種獨特的應(yīng)用程序編程接口（API）:? 未封裝的低階API? 負(fù)責(zé)網(wǎng)絡(luò)通訊的高階 API? BSD 風(fēng)格的socket套接字 API本文專注探討使用未封裝API接口的范例。運用未封裝API建置callback回調(diào)函數(shù)的應(yīng)用程序會由核心事件觸發(fā)。盡管未封裝API較socket套接字API更為復(fù)雜，但由于其處理負(fù)荷（overhead）較低，因此能提供高出許多的吞吐量。接著將
關(guān)鍵字： lwIP TCP/IP 堆棧整合嵌入式應(yīng)用 ADI

NVIDIA已開始關(guān)注"定制芯片"制造招募臺灣頂尖人才

據(jù)報道，英偉達(dá)（NVIDIA）已開始關(guān)注"定制芯片"制造，該公司招募了數(shù)名臺灣工程師，通過新建的臺灣研發(fā)中心實施 ASIC 制造，促進本地人才的發(fā)展，并開拓這一細(xì)分市場。英偉達(dá)（NVIDIA）致力于開發(fā)定制芯片（ASIC）的消息一直不絕于耳，這主要是因為多家科技公司都希望擁有自己的人工智能算力儲備，并根據(jù)自身需求量身定制。目前，NVIDIA 開發(fā)的是開放架構(gòu)的人工智能產(chǎn)品，如 Blackwell 和 Hopper 系列，但在為客戶打造定制化解決方案方面，該公司仍在不斷追求。
關(guān)鍵字： NVIDIA 定制芯片 ASIC 制造人工智能

國泰君安：AI ASIC市場規(guī)模有望高速增長

國泰君安證券研報認(rèn)為，ASIC（專用集成電路）針對特定場景設(shè)計，有配套的通信互聯(lián)和軟件生態(tài)，雖然目前單顆ASIC算力相比最先進的GPU仍有差距，但整個ASIC集群的算力利用效率可能會優(yōu)于可比的GPU，同時還具備明顯的價格、功耗優(yōu)勢，有望更廣泛地應(yīng)用于AI推理與訓(xùn)練?？春肁SIC的大規(guī)模應(yīng)用帶來云廠商ROI提升，同時也建議關(guān)注定制芯片產(chǎn)業(yè)鏈相關(guān)標(biāo)的。AI ASIC具備功耗、成本優(yōu)勢，目前仍處于發(fā)展初期，市場規(guī)模有望高速增長。
關(guān)鍵字： AI ASIC

芯耀輝：差異化IP助力國產(chǎn)廠商解決路徑依賴

作為國產(chǎn)IC設(shè)計產(chǎn)業(yè)鏈中不可或缺的一環(huán)，國產(chǎn)IP授權(quán)廠商的不斷涌現(xiàn)能夠非常有效地提升國產(chǎn)IC設(shè)計產(chǎn)業(yè)的整體技術(shù)實力和行業(yè)競爭力。在ICCAD 2024上，5家領(lǐng)先的國產(chǎn)IP授權(quán)企業(yè)先后亮相，芯原微電子創(chuàng)始人、董事長兼總裁戴偉民，芯來科技創(chuàng)始人胡振波，銳成芯微CEO沈莉，奎芯科技聯(lián)合創(chuàng)始人唐睿以及芯耀輝副總裁何瑞靈分別帶來關(guān)于國產(chǎn)IP授權(quán)業(yè)務(wù)發(fā)展的介紹，為眾多國內(nèi)IC設(shè)計企業(yè)提供了開發(fā)高性能IC設(shè)計的技術(shù)底座。作為一家成立不到五年的IP領(lǐng)軍企業(yè)，芯耀輝專注于先進半導(dǎo)體IP研發(fā)和服務(wù)，憑借強大的自主研發(fā)能力
關(guān)鍵字：芯耀輝 IP 路徑依賴

新思科技推出業(yè)界首款連接大規(guī)模AI加速器集群的超以太網(wǎng)和UALink IP解決方案

摘要：●? ?新思科技超以太網(wǎng)IP解決方案將提供高達(dá)1.6 Tbps的帶寬，可連接多達(dá)一百萬個端點?！? ?新思科技UALink IP解決方案將提供每通道高達(dá)200 Gbps的吞吐量，連接多達(dá) 1024 個加速器?！? ?全新超以太網(wǎng)和UALink IP是基于新思科技業(yè)界領(lǐng)先的以太網(wǎng)和PCIe IP研發(fā)的，這些 IP 共同實現(xiàn)了5000多例成功的客戶流片。●? ?AMD、Astera Labs、Juniper Networks
關(guān)鍵字：新思科技大規(guī)模AI加速器集群超以太網(wǎng) UALink IP

芯原推出新一代高性能Vitality架構(gòu)GPU IP系列

芯原股份近日宣布推出全新Vitality架構(gòu)的圖形處理器（GPU）IP系列，具備高性能計算能力，廣泛適用于云游戲、AI PC、獨立顯卡和集成顯卡等應(yīng)用領(lǐng)域。芯原新一代Vitality GPU架構(gòu)顯著提升了計算性能，并支持多核擴展，以進一步提升性能。該GPU架構(gòu)集成了諸多先進功能，如一個可配置的張量計算核心（Tensor Core）AI加速器和一個32MB至64MB的三級（L3）緩存，提供強大的處理能力和出色的能效表現(xiàn)。此外，Vitality架構(gòu)可單核支持多達(dá)128路云游戲，滿足高并發(fā)和高畫質(zhì)的云端娛樂需求
關(guān)鍵字：芯原 Vitality架構(gòu) GPU IP

IP Your Way——您提供規(guī)格，然后SmartDV為您生成定制IP

無論是在出貨量巨大的消費電子市場，還是針對特定應(yīng)用的細(xì)分芯片市場，差異化芯片設(shè)計帶來的定制化需求也在芯片設(shè)計行業(yè)中不斷凸顯，同時也成為了芯片設(shè)計企業(yè)實現(xiàn)更強競爭力和更高毛利的重要模式。所以，當(dāng)您在為下一代SoC、ASIC或FPGA項目采購設(shè)計IP，或者尋求更適合的驗證解決方案（VIP），以便更快更好地完成您的芯片設(shè)計項目的時候，SmartDV都可以快速且可靠地在其多元化的產(chǎn)品組合之上進行IP定制，以滿足您期待的差異化設(shè)計需求。當(dāng)大型IP供應(yīng)商將其客戶鎖定在使用商品化的通用內(nèi)核時，SmartDV就已經(jīng)提供了
關(guān)鍵字： IP Your Way SmartDV 定制IP

實際案例說明用基于FPGA的原型來測試、驗證和確認(rèn)IP——如何做到魚與熊掌兼得？

本系列文章從數(shù)字芯片設(shè)計項目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計和驗證規(guī)劃進行結(jié)合，詳細(xì)講述了在FPGA上使用硅知識產(chǎn)權(quán)（IP）內(nèi)核來開發(fā)ASIC原型項目時，必須認(rèn)真考慮的一些問題。全文從介紹使用IP核這種預(yù)先定制功能電路的必要性開始，通過闡述開發(fā)ASIC原型設(shè)計時需要考慮到的IP核相關(guān)因素，用八個重要主題詳細(xì)分享了利用ASIC IP來在FPGA上開發(fā)原型驗證系統(tǒng)設(shè)計時需要考量的因素。同時還提供了實際案例來對這些話題進行詳細(xì)分析。這八個主題包括：一款原型和最終ASIC實現(xiàn)之間的要求有何不同
關(guān)鍵字： 202411 FPGA FPGA原型確認(rèn)IP ASIC SmartDV

智權(quán)半導(dǎo)體/SmartDV力助高速發(fā)展的中國RISC-V CPU IP廠商走上高質(zhì)量發(fā)展之道

進入2024年，全球RISC-V社群在技術(shù)和應(yīng)用兩個方向上都在加快發(fā)展，中國國內(nèi)的RISC-V CPU IP提供商也在內(nèi)核性能和應(yīng)用擴展方面取得突破。從幾周前在杭州舉行的2024年RISC-V中國峰會以及其他行業(yè)活動和廠商活動中，可以清楚地看到這一趨勢。作為全球領(lǐng)先的IP供應(yīng)商，SmartDV也從其中國的客戶和志趣相投的RISC-V CPU IP供應(yīng)商那里獲得了一些建議和垂詢，希望和我們建立伙伴關(guān)系攜手在AI時代共同推動芯片產(chǎn)業(yè)繼續(xù)高速發(fā)展。SmartDV也看到了這一新的浪潮。上一次在行業(yè)慶祝RISC-V
關(guān)鍵字：智權(quán) SmartDV RISC-V CPU IP

將ASIC IP核移植到FPGA上——如何測試IP核的功能和考慮純電路以外的其他因素

本系列文章從數(shù)字芯片設(shè)計項目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計和驗證規(guī)劃進行結(jié)合，詳細(xì)講述了在FPGA上使用IP核來開發(fā)ASIC原型項目時，必須認(rèn)真考慮的一些問題。文章從介紹使用預(yù)先定制功能即IP核的必要性開始，通過闡述開發(fā)ASIC原型設(shè)計時需要考慮到的IP 核相關(guān)因素，用八個重要主題詳細(xì)分享了利用ASIC IP來在FPGA上開發(fā)原型驗證系統(tǒng)設(shè)計時需要考量的因素。在上篇文章中，我們分享了第五到第六主題，介紹了我們?nèi)绾未_保在FPGA上實現(xiàn)所需的性能和在時鐘方面必須加以考量的因素有哪些。本篇
關(guān)鍵字： 202409 ASIC IP核 FPGA SmartDV

將ASIC IP核移植到FPGA上——如何確保性能與時序以完成充滿挑戰(zhàn)的任務(wù)！

本系列文章從數(shù)字芯片設(shè)計項目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計和驗證規(guī)劃進行結(jié)合，詳細(xì)講述了在FPGA上使用IP核來開發(fā)ASIC原型項目時，必須認(rèn)真考慮的一些問題。文章從介紹使用預(yù)先定制功能即IP核的必要性開始，通過闡述開發(fā)ASIC原型設(shè)計時需要考慮到的IP核相關(guān)因素，用八個重要主題詳細(xì)分享了利用ASIC IP來在FPGA上開發(fā)原型驗證系統(tǒng)設(shè)計時需要考量的因素。在上篇文章中，我們分享了第二到第四主題，介紹了使用FPGA進行原型設(shè)計時需要立即想到哪些基本概念、在將專為ASIC技術(shù)而設(shè)計的I
關(guān)鍵字： ASIC IP FPGA SmartDV