實(shí)際案例說(shuō)明用基于FPGA的原型來(lái)測(cè)試、驗(yàn)證和確認(rèn)IP——如何做到魚(yú)與熊掌兼得？

本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合，詳細(xì)講述了在FPGA上使用硅知識(shí)產(chǎn)權(quán)（IP）內(nèi)核來(lái)開(kāi)發(fā)ASIC原型項(xiàng)目時(shí)，必須認(rèn)真考慮的一些問(wèn)題。

全文從介紹使用IP核這種預(yù)先定制功能電路的必要性開(kāi)始，通過(guò)闡述開(kāi)發(fā)ASIC原型設(shè)計(jì)時(shí)需要考慮到的IP核相關(guān)因素，用八個(gè)重要主題詳細(xì)分享了利用ASIC IP來(lái)在FPGA上開(kāi)發(fā)原型驗(yàn)證系統(tǒng)設(shè)計(jì)時(shí)需要考量的因素。同時(shí)還提供了實(shí)際案例來(lái)對(duì)這些話題進(jìn)行詳細(xì)分析。

這八個(gè)主題包括：一款原型和最終ASIC實(shí)現(xiàn)之間的要求有何不同？當(dāng)使用FPGA進(jìn)行原型驗(yàn)證時(shí)會(huì)立即想到哪些基本概念？在將專(zhuān)為ASIC而設(shè)計(jì)的IP核移植到FPGA架構(gòu)上時(shí)通常會(huì)遇到哪些困難？為了支持基于FPGA的原型，通常需要對(duì)ASIC IP核進(jìn)行哪些更改？我們?nèi)绾未_保在FPGA上實(shí)現(xiàn)所需的性能？在時(shí)鐘方面必須加以考量的因素有哪些？如果目標(biāo)技術(shù)是FPGA，而不是ASIC，那么需要如何測(cè)試IP核的功能？設(shè)計(jì)團(tuán)隊(duì)最后還應(yīng)該牢記什么？

在以往的文章分析了這八個(gè)主題之后，最后將通過(guò)一個(gè)實(shí)際案例來(lái)回顧前面講到的八項(xiàng)關(guān)鍵設(shè)計(jì)考量因素，并揭示合規(guī)性測(cè)試、互操作性測(cè)和實(shí)現(xiàn)方法，以及從不同的方法可能帶來(lái)不同的結(jié)果與目前非常流行的“視點(diǎn)前移（shift left）”模式相結(jié)合來(lái)對(duì)全文進(jìn)行總結(jié)等精彩內(nèi)容。

作為全球領(lǐng)先的驗(yàn)證解決方案和設(shè)計(jì)IP提供商，SmartDV的產(chǎn)品研發(fā)及工程應(yīng)用團(tuán)隊(duì)具有豐富的設(shè)計(jì)和驗(yàn)證經(jīng)驗(yàn)。在國(guó)產(chǎn)大容量FPGA芯片和IP新品不斷面市，國(guó)內(nèi)RISC-V CPU等IP提供商不斷發(fā)展壯大的今天，SmartDV及其中國(guó)全資子公司“智權(quán)半導(dǎo)體”愿意與國(guó)內(nèi)FPGA芯片開(kāi)發(fā)商、RISC-V IP和其他IP提供商、集成電路設(shè)計(jì)中心（ICC）合作，共同為國(guó)內(nèi)數(shù)字芯片設(shè)計(jì)公司開(kāi)發(fā)基于本地FPGA的驗(yàn)證與設(shè)計(jì)平臺(tái)等創(chuàng)新技術(shù)與產(chǎn)品。

實(shí)際案例：使用基于FPGA的方法來(lái)確認(rèn)USB 3.2 Gen2x1 Device IP

要實(shí)現(xiàn)一個(gè)可工作的FPGA原型并不是一件容易的事。通常，工程師的想法是使用合適的FPGA邏輯綜合和布局布線（P&R）工具，將已經(jīng)可用于ASIC技術(shù)的IP核映射到足夠大且快速的FPGA上就足夠了，以達(dá)到一個(gè)功能性FPGA實(shí)現(xiàn)。這里的要求是所需的功能應(yīng)該即刻可用，并且無(wú)需進(jìn)行任何更改。IP核的制造商必須達(dá)到這一期望。畢竟，IP核應(yīng)該能夠集成到現(xiàn)有設(shè)計(jì)中，且不會(huì)有任何重大的時(shí)間延遲。假設(shè)IP供應(yīng)商已經(jīng)提前進(jìn)行了所有必要的測(cè)試，以致于將功能集成到現(xiàn)有電路中毫無(wú)困難。

然而對(duì)于IP提供商來(lái)說(shuō)，將IP核移植到FPGA架構(gòu)中是一個(gè)具有挑戰(zhàn)性的目標(biāo)——如果不付出相當(dāng)大的努力，這幾乎是不可能的。事實(shí)是，在沒(méi)有適當(dāng)?shù)幕A(chǔ)架構(gòu)和外圍設(shè)備的情況下，測(cè)試一個(gè)孤立的IP核只有有限的價(jià)值。例如，“獨(dú)立”實(shí)現(xiàn)并不能保證在符合所有規(guī)范的情況下實(shí)現(xiàn)所需的功能，特別是在FPGA不僅僅包含孤立IP核的情況下。如果要在FPGA中實(shí)現(xiàn)具有高時(shí)鐘頻率要求的其他電路部件，這一點(diǎn)尤為重要。

IP制造商面臨的一個(gè)特別挑戰(zhàn)是缺乏在后期實(shí)現(xiàn)中添加的電路組件的相關(guān)信息，如它們的復(fù)雜性，它們對(duì)時(shí)鐘速度的要求等。事實(shí)上，一個(gè)內(nèi)核可能已經(jīng)成功地在與該問(wèn)題無(wú)關(guān)的ASIC流片中使用了很多次。畢竟，IP核不僅要滿(mǎn)足標(biāo)準(zhǔn)和規(guī)范所定義的所有參數(shù)（例如，USB 3.2總線協(xié)議規(guī)范），而且即使將其集成到一個(gè)復(fù)雜的整體系統(tǒng)中，該系統(tǒng)被映射到一個(gè)可編程器件（即FPGA）上，也仍然要能夠工作。

這樣一個(gè)完整系統(tǒng)的復(fù)雜性，加上它的所有組件，如微處理器、信號(hào)處理電路和接口，對(duì)所需的時(shí)鐘頻率是否能夠?qū)崿F(xiàn)以及FPGA提供的資源是否足夠都有重大影響。必須有足夠數(shù)量的等效邏輯門(mén)，但其他硬件參數(shù)也有限制，如存儲(chǔ)器資源、時(shí)鐘分布組件、高速I(mǎi)O和/或收發(fā)器等。

為了實(shí)現(xiàn)可用于在FPGA電路環(huán)境中測(cè)試IP核的功能性系統(tǒng)，IP核供應(yīng)商必須考慮的不僅僅是要提供的功能。IP供應(yīng)商可以接觸到自己創(chuàng)建的功能，但不能接觸到IP核用戶(hù)使用的開(kāi)發(fā)和測(cè)試環(huán)境，也不能訪問(wèn)連接最終產(chǎn)品的外設(shè)，并通過(guò)這些外設(shè)提供物理輸入信號(hào)。同樣，也不能訪問(wèn)客戶(hù)使用的模擬刺激和測(cè)試模式生成器。

驗(yàn)證覆蓋范圍也被視為是至關(guān)重要的；在任何可能的情況下，都應(yīng)該涵蓋極端情況，以避免在使用IP的后續(xù)階段出現(xiàn)令人不快的意外情況。值得注意的是測(cè)試用的電路板，通常情況下市場(chǎng)可提供的印刷電路板，與IP核客戶(hù)隨后將用于所有測(cè)試的電路板都有不同。

在輸出端，可以預(yù)見(jiàn)到的復(fù)雜性并不比輸入信號(hào)的供應(yīng)端更低。以USB接口為例，如果實(shí)現(xiàn)接口IP，就需要使用外部PHY作為物理接口。因?yàn)檫@是一個(gè)模擬接口，在FPGA上不可用，因此必須使用外部組件。這種PHY由各種各樣的制造商提供，盡管希望將USB控制器連接到由最終客戶(hù)選擇的外部PHY組件上，不需要對(duì)物理接口進(jìn)行任何與電氣特性相關(guān)的更改，如電壓值、擺幅、輸出引腳的驅(qū)動(dòng)器強(qiáng)度或接口的引腳分配，所有參數(shù)都必須在功能測(cè)試中進(jìn)行詳細(xì)驗(yàn)證。

這是確保物理接口符合所有規(guī)范的唯一方法，并且數(shù)據(jù)傳輸?shù)馁|(zhì)量也要符合預(yù)期。所有這些功能測(cè)試都必須提前進(jìn)行，以保證在交付前的階段就可提供功能。由于IP核必須是通用的，即不同的客戶(hù)在不同的應(yīng)用中選擇PHY來(lái)配套都可用，測(cè)試設(shè)置必須在測(cè)試中包括來(lái)自不同制造商的許多不同的PHY。

創(chuàng)建數(shù)據(jù)庫(kù)也需要一些工作量。當(dāng)然，僅僅提供RTL代碼和相應(yīng)的約束條件是不夠的。為了簡(jiǎn)化將IP核集成到現(xiàn)有電路中的工作，通常提供以下數(shù)據(jù)庫(kù)：

●    Verilog中的RTL設(shè)計(jì)

●   RTL能夠在客戶(hù)選擇的FPGA邏輯綜合工具上可以進(jìn)行綜合

●   具有豁免文件的Lint、CDC和邏輯綜合腳本

●   Lint、CDC和邏輯綜合報(bào)告

●   如果適用，提供C語(yǔ)音驅(qū)動(dòng)包（裸機(jī)驅(qū)動(dòng)）

●   更詳細(xì)的技術(shù)文檔

●   易于使用的、帶有Verilog測(cè)試用例的Verilog測(cè)試環(huán)境

●   IP測(cè)試套件

●   為最終用戶(hù)集成的IP測(cè)試臺(tái)

●   用于RTL地址映射的IP-XACT文件

●   帶有豁免的代碼覆蓋率報(bào)告

●   如果適用，提供IC設(shè)計(jì)文檔/數(shù)據(jù)表

USB 3.2 Gen2x1 Device IP：實(shí)現(xiàn)、驗(yàn)證和確認(rèn)（Validation）

為了確認(rèn)USB 3.2 IP核，需要對(duì)現(xiàn)有IP核進(jìn)行大量的更改。包括對(duì)RTL代碼本身的更改，以及對(duì)物理輸入和輸出的微調(diào)。對(duì)RTL代碼的更改是很有必要的，以使時(shí)鐘分布和時(shí)鐘生成適應(yīng)目標(biāo)FPGA架構(gòu)。為此，額外的、專(zhuān)用于FPGA的庫(kù)組件就被實(shí)例化，如所謂的數(shù)字鎖相環(huán)（MMCM）。

這時(shí)也很有必要將數(shù)據(jù)路徑的總線寬度從32位調(diào)整到64位，否則就不可能控制PIPE接口中的時(shí)間沖突。由于對(duì)PIPE接口的更改，有可能將FPGA中的時(shí)鐘頻率從312.5MHz（32位實(shí)現(xiàn)）降低到156.25MHz（64位實(shí)現(xiàn)），從而使設(shè)計(jì)適用于目標(biāo)FPGA目標(biāo)。最后，F(xiàn)PGA上的布局布線就可以在不存在時(shí)間沖突的情況下完成。

除了上述的設(shè)計(jì)變更之外，Xilinx / AMD的專(zhuān)有微控制器，即專(zhuān)為該制造商的FPGA開(kāi)發(fā)的Microblaze處理器也被集成到電路中，以執(zhí)行實(shí)驗(yàn)設(shè)置所需的固件代碼。由于USB 3.2 IP核被配置用于大容量存儲(chǔ)應(yīng)用，因此板載DDR3存儲(chǔ)器被用于外部存儲(chǔ)，該存儲(chǔ)在FPGA本身上不可用，但在選定的原型平臺(tái)上可用。USB控制器通過(guò)主AXI接口訪問(wèn)該DDR3存儲(chǔ)器，而USB控制器的核心寄存器由處理器通過(guò)AHB從接口訪問(wèn)。

硬件平臺(tái)選擇如下配置：

SmartDV USB 3.2 Gen2x1 Device Controller是為USB大容量存儲(chǔ)應(yīng)用而配置的。它完全符合USB 3.2規(guī)范（rev. 1.0）和USB 2.0規(guī)范（rev. 1.0）。IP內(nèi)核有以下接口：

●   USB 3.2 Gen2物理層接口

-64位PIPE數(shù)據(jù)路徑

●   USB 2.0物理層接口

-16位UTMI兼容接口

●   系統(tǒng)主數(shù)據(jù)路徑接口

-64位AXI主接口

●   系統(tǒng)從屬寄存器訪問(wèn)接口

-32位AHB從屬接口

●   EPO處理器接口

除了可用于證明電路功能（包括仿真、CDC檢查、linting）正確性而采用的標(biāo)準(zhǔn)化驗(yàn)證方法之外，還進(jìn)行了廣泛的測(cè)試以確認(rèn)電路的實(shí)現(xiàn)。最后，對(duì)IP核進(jìn)行了認(rèn)證。為了實(shí)現(xiàn)這一目標(biāo)，USB3.2 Gen2大容量存儲(chǔ)設(shè)備進(jìn)行了USB Implementers Forum, Inc.推薦的多項(xiàng)合規(guī)性和互操作性測(cè)試，諸如電氣、PHY、鏈路層和強(qiáng)度測(cè)試。認(rèn)證測(cè)試是在臺(tái)灣的Allion實(shí)驗(yàn)室進(jìn)行的，這是一家獲得USB-IF認(rèn)證的機(jī)構(gòu)。SmartDV的器件已與多個(gè)第三方主機(jī)進(jìn)行互操作以便進(jìn)行認(rèn)證。

具體采用以下方法進(jìn)行確認(rèn)：

USB 3.2 Device IP合規(guī)性測(cè)試

●   USBCV第9章合規(guī)性測(cè)試（SSP/SS/HS/FS模式）

●   鏈路層合規(guī)性測(cè)試（SSP/SS模式）

所有合規(guī)性測(cè)試都已成功通過(guò)。

USB 3.2 Device IP互操作性測(cè)試

●   與USB.org推薦的ASMedia USB 3.2 Gen2 Host進(jìn)行互操作驗(yàn)證

●   器件列舉測(cè)試（采用SSP/SS/HS/FS模式）

●   連接/分離測(cè)試

●   使用CrystalDiskMark性能基準(zhǔn)測(cè)試工具，來(lái)進(jìn)行數(shù)據(jù)傳輸測(cè)試（采用SSP/SS/HS/FS模式）

●   MSC合規(guī)性測(cè)試

●   低功耗測(cè)試（睡眠/休眠/冷啟動(dòng)/熱啟動(dòng)）

●   金樹(shù)（gold tree）互操作性測(cè)試（拓?fù)涓模?/p>

所有互操作性測(cè)試都已成功通過(guò)。

圖1 USB 3.2 Gen2x1 Device IP確認(rèn)平臺(tái)框圖

為了確認(rèn)USB 3.2 Gen2x1器件的控制器，使用了來(lái)自制造商AMD / Xilinx的現(xiàn)成商用的FPGA平臺(tái)。物理接口是通過(guò)使用來(lái)自M31公司的外部PHY卡來(lái)實(shí)現(xiàn)。

USB 3.2 Gen2x1 Device IP實(shí)現(xiàn)挑戰(zhàn)

在FPGA中實(shí)現(xiàn)USB 3.2控制器絕非易事。由于一些時(shí)鐘頻率相當(dāng)高，時(shí)序收斂并不是一件容易的事；它需要對(duì)PIPE接口進(jìn)行設(shè)計(jì)更改，并需要在FPGA的邏輯綜合（Synopsys Synplify Premier）和Xilinx/AMD Vivado工具布局和布線功能中進(jìn)行多次迭代。值得注意的是，所選FPGA中的邏輯資源利用率相對(duì)較低。

可以假設(shè)，在資源利用率較高的情況下，時(shí)序收斂會(huì)更加困難?；谶@一假設(shè)，我們注意到市場(chǎng)上在過(guò)去一段時(shí)間里已經(jīng)出現(xiàn)了一些功能更強(qiáng)大的FPGA器件，如Xilinx/AMD Virtex Ultrascale+/Kintex Ultrascale+、英特爾Stratix-10或Lattice CertusPro-NX，它們都基于比Xilinx/AMD Virtex-7 FPGA更先進(jìn)的工藝技術(shù)，雖然后者在設(shè)計(jì)和設(shè)置這些測(cè)試的時(shí)候仍然是被廣泛使用的器件?？梢苑判牡丶僭O(shè)，使用這些新一代FPGA器件可以更容易地確保實(shí)現(xiàn)所需的時(shí)序。

Virtex-7 FPGA（xc7vx485tffg1761-2）的資源利用率如下：

通過(guò)調(diào)整這兩種工具（Synopsys Synplify Premier和Xilinx/AMD Vivado）的約束和設(shè)置，在不違反時(shí)間約束的情況下就可能實(shí)現(xiàn)。系統(tǒng)中所使用的時(shí)鐘域和對(duì)應(yīng)的時(shí)鐘頻率如下圖所示：

然而，即使在時(shí)序收斂之后，設(shè)計(jì)也不會(huì)立即出現(xiàn)在板卡上。從PHY接收的數(shù)據(jù)沒(méi)有在USB 3.2控制器中正確采樣。因此，有必要部署額外的組件來(lái)調(diào)整IO延遲值，以便正確地對(duì)數(shù)據(jù)進(jìn)行采樣。

總的來(lái)說(shuō)，使USB 3.2控制器能夠與外部PHY互操作是一項(xiàng)極具挑戰(zhàn)性的任務(wù)。除了解決某些互操作性問(wèn)題外，還需要開(kāi)發(fā)在Microblaze微控制器上運(yùn)行所需的固件代碼，以便在大容量存儲(chǔ)應(yīng)用模式下確認(rèn)設(shè)計(jì)。

圖2 在SmartDV實(shí)驗(yàn)室中的確認(rèn)和性能測(cè)量設(shè)置

電路功能的確認(rèn)，以及所有互操作性和合規(guī)性測(cè)試，都是在AMD/Xilinx的標(biāo)準(zhǔn)FPGA板上進(jìn)行的。此外，測(cè)試設(shè)置允許我們?nèi)ゴ_定可實(shí)現(xiàn)的數(shù)據(jù)吞吐量。所有的測(cè)試和測(cè)量都使用了合適的設(shè)備。為了確定可實(shí)現(xiàn)的數(shù)據(jù)吞吐量，我們使用了CrystalDiskMark的性能基準(zhǔn)測(cè)試工具。

結(jié)論：魚(yú)與熊掌兼得？

部署可同樣用于ASIC和FPGA架構(gòu)的IP核是一項(xiàng)極具挑戰(zhàn)性的任務(wù)。因此，必須謹(jǐn)慎選擇IP核供應(yīng)商，并全面詢(xún)問(wèn)其在FPGA實(shí)現(xiàn)方面的專(zhuān)業(yè)知識(shí)。

事實(shí)上，即使一款I(lǐng)P核已經(jīng)經(jīng)歷了許多次成功的ASIC流片，并在許多芯片產(chǎn)品中得到了使用，但這并不意味著它可以很容易地用于FPGA。相反，盡管FPGA的復(fù)雜度通常比硬連線器件低很多，它們至少也需要與ASIC同樣的重視程度。其將花費(fèi)的努力經(jīng)常被低估和忽視，特別是在ASIC開(kāi)發(fā)在實(shí)現(xiàn)和驗(yàn)證方面捆綁了所有工程資源的時(shí)候。這在很大程度上是因?yàn)樵谟袝r(shí)間壓力的情況下，再加上不斷要求產(chǎn)品能夠盡快進(jìn)入市場(chǎng)，所以開(kāi)發(fā)ASIC時(shí)難以對(duì)FPGA等可編程器件給予必要的關(guān)注。

事實(shí)仍然是，在ASIC驗(yàn)證中被忽視的錯(cuò)誤幾乎不可避免地會(huì)導(dǎo)致至少需要一次額外的流片，其結(jié)果是導(dǎo)致成本大幅增加和項(xiàng)目嚴(yán)重延遲，這與流行術(shù)語(yǔ)“加快產(chǎn)品上市時(shí)間”所描述的完全相反。通過(guò)認(rèn)真地使用FPGA原型，實(shí)現(xiàn)“一次流片成功”的概率顯著增加，這會(huì)帶來(lái)許多優(yōu)勢(shì)，包括產(chǎn)品更早進(jìn)入市場(chǎng)、研發(fā)團(tuán)隊(duì)可以即刻轉(zhuǎn)向新的項(xiàng)目、項(xiàng)目整體成本得以?xún)?yōu)化等。

FPGA原型設(shè)計(jì)增加了驗(yàn)證覆蓋范圍，并增加了在產(chǎn)品開(kāi)發(fā)的早期階段發(fā)現(xiàn)錯(cuò)誤的可能性，從而減少了在后期必須處理的錯(cuò)誤。當(dāng)然，使用預(yù)定義的和經(jīng)過(guò)測(cè)試的IP核也提供相當(dāng)大的優(yōu)勢(shì)，因?yàn)樵谶@里可以預(yù)期更少的意外。通過(guò)擴(kuò)展，最佳的IC設(shè)計(jì)解決方案則是結(jié)合了作為原型設(shè)計(jì)載體的FPGA和經(jīng)硅驗(yàn)證的IP內(nèi)核，來(lái)作為無(wú)錯(cuò)誤實(shí)現(xiàn)的保證。使用經(jīng)過(guò)試驗(yàn)和測(cè)試的驗(yàn)證工具及其所有功能，就可以完成其他工作，從而實(shí)現(xiàn)早期目標(biāo)并成功完成項(xiàng)目。

現(xiàn)在有一個(gè)很流行的術(shù)語(yǔ)可以形容這種方法：視點(diǎn)前移（shift left）。

最后但同樣重要的一點(diǎn)是，我們必須提到快速完成項(xiàng)目最重要的因素：人。經(jīng)驗(yàn)豐富的專(zhuān)家團(tuán)隊(duì)對(duì)于電路功能的實(shí)現(xiàn)、驗(yàn)證和確認(rèn)的價(jià)值是不言而喻的——這是最主要的成功因素。對(duì)于所有的工具、輔助工具和預(yù)定義的電路功能而言，如果你不知道如何高效地組合和使用它們，則它們都是毫無(wú)用處的。無(wú)論目標(biāo)是ASIC還是FPGA，擁有強(qiáng)大且可靠的合作伙伴、具有必要專(zhuān)業(yè)知識(shí)和適當(dāng)經(jīng)驗(yàn)的專(zhuān)家團(tuán)隊(duì)，都是您成功的關(guān)鍵。

雖然電路設(shè)計(jì)從來(lái)都不是一件容易的事，但選擇合適的合作伙伴肯定會(huì)讓您更輕松。

本系列文章的目標(biāo)是全面分享經(jīng)驗(yàn)，幫助讀者利用ASIC IP來(lái)實(shí)現(xiàn)完美的FPGA驗(yàn)證原型。歡迎關(guān)注SmartDV全資子公司“智權(quán)半導(dǎo)體”微信公眾號(hào)閱讀。

關(guān)于作者：Philipp Jacobsohn

Philipp Jacobsohn是SmartDV的首席應(yīng)用工程師，他為北美、歐洲和日本地區(qū)的客戶(hù)提供設(shè)計(jì)IP和驗(yàn)證IP方面的支持。除了使SmartDV的客戶(hù)實(shí)現(xiàn)芯片設(shè)計(jì)成功這項(xiàng)工作，Philipp還是一個(gè)狂熱的技術(shù)作家，樂(lè)于分享他在半導(dǎo)體行業(yè)積累的豐富知識(shí)。在2023年加入SmartDV團(tuán)隊(duì)之前，Philipp在J. Haugg、Synopsys、Synplicity、Epson Europe Electronics、Lattice Semiconductors、EBV Elektronik和SEI-Elbatex等擔(dān)任過(guò)多個(gè)管理和現(xiàn)場(chǎng)應(yīng)用職位。Philipp在瑞士工作。

關(guān)于作者：Sunil Kumar

Sunil Kumar是SmartDV的FPGA設(shè)計(jì)總監(jiān)。作為一名經(jīng)驗(yàn)豐富的超大規(guī)模集成電路（VLSI）設(shè)計(jì)專(zhuān)業(yè)人士，Sunil在基于FPGA的ASIC原型設(shè)計(jì)（包括FPGA設(shè)計(jì)、邏輯綜合、靜態(tài)時(shí)序分析和時(shí)序收斂）和高速電路板設(shè)計(jì)（包括PCB布局和布線、信號(hào)完整性分析、電路板啟動(dòng)和測(cè)試）等方面擁有豐富的專(zhuān)業(yè)知識(shí)。在2022年加入SmartDV團(tuán)隊(duì)之前，Sunil在L&T Technology Services Limited擔(dān)任過(guò)項(xiàng)目經(jīng)理和項(xiàng)目負(fù)責(zé)人職位。Sunil在印度工作。

（注：本文來(lái)源于EEPW 202411）