(synopsys) 文章 最新資訊
Synopsys推出IC COMPILER 2007.03版
- Synopsys 今天發(fā)布了下一代布局布線解決方案——IC Complier 2007.03 版。該版本運行時間更快、容量更大、多角/多模優(yōu)化(MCMM)更加智能、而且具有改進的可預測性,可顯著提高設計人員的生產(chǎn)效率。 同時,新版本還推出了支持正在興起的45納米技術(shù)的物理設計。目前,有近百個采用IC Compiler的客戶設計正在進行中,訂單金額超過一億美元。IC Compiler正成為越來越多市場領先的IC設計公司在各種應用和廣泛硅技術(shù)中的理想選擇。2007.03 版的重大技術(shù)創(chuàng)新將為加速其廣
- 關(guān)鍵字: COMPILER Synopsys 單片機 嵌入式系統(tǒng)
瑞薩科技選用Synopsys IC Compiler 作為SoC設計流程解決方案
- Synopsys宣布,瑞薩科技公司已采用Synopsys IC Compiler 下一代布局布線解決方案用于產(chǎn)品IC 的設計流程。隨著瑞薩設計項目的日益復雜化,他們需要滿足各種不同功能模式下的時序安排。在全面評估了所有備選方案之后,瑞薩最終選擇了 Synopsys IC Compiler 解決方案,因為可以通過其真正的多模式功能,經(jīng)并發(fā)優(yōu)化所有時序模式,從而實現(xiàn)期望的芯片性能。瑞薩同時也獲得了轉(zhuǎn)換時間更短和使用更加簡便的優(yōu)勢。 瑞薩科技公司設計技術(shù)部DFM & EDA 技術(shù)開發(fā)組部門經(jīng)理
- 關(guān)鍵字: SoC Synopsys 單片機 嵌入式系統(tǒng) 瑞薩科技 SoC ASIC
Synopsys優(yōu)化Hercules物理驗證套件完善IBM 65nm 設計工具包
- Synopsys宣布,其Hercules™ 物理驗證套件 (PVS) 已經(jīng)實現(xiàn)了先進器件參數(shù)測量功能。該功能的開發(fā)可支持IBM 最新發(fā)布的65nm 設計工具包,從而幫助IBM晶圓代工客戶應用Hercules工具包中的版圖原理圖一致性驗證 (LVS) 規(guī)范文件,輕松而準確地將器件特性與IBM流程相關(guān)聯(lián)。 作為65nm設計工具包發(fā)布的一部分,最新的Hercules設計規(guī)則檢查(DRC) 也可同時提供給IBM晶圓代工客戶。這些文件有助于提升精度并優(yōu)化性能。 IBM全球工程解決方案實施
- 關(guān)鍵字: 65nm Hercules Synopsys 單片機 嵌入式系統(tǒng)
Synopsys公司中國員工自發(fā)捐資重建湘西小學
- 全球領先的電子設計自動化(EDA)軟件工具領導廠商Synopsys宣布,由中國員工發(fā)起,全球員工參與的自發(fā)捐資重建的湘西永明小學新教學樓,已于2006年底順利竣工,并用上新的名字:新思永明小學。 Synopsys上海ELC(Employee Leadership Community)組織通過偶然的機會了解到,公司湖南籍員工陽小奇的家鄉(xiāng)小學因缺乏經(jīng)費而年久失修,于是自發(fā)號召Synopsys公司中國區(qū)的全體員工奉獻愛心,捐款重建位于湘西山區(qū)的永明小學。此次捐資活動于2006年6月10日正式啟動,不僅得到Sy
- 關(guān)鍵字: Synopsys
Synopsys DFT MAX助珠海炬力節(jié)省90%測試成本
- Synopsys宣布,珠海炬力集成電路設計有限公司(簡稱珠海炬力)已采用Synopsys DFT MAX掃描壓縮自動化解決方案實現(xiàn)其0.13微米系統(tǒng)級芯片(SoC)設計,使測試設備相關(guān)成本降低了90%。DFT MAX通過片上掃描數(shù)據(jù)壓縮,可顯著減少高質(zhì)量制造測試所需的測試時間和測試數(shù)據(jù)量?!?nbsp; 珠海炬力首席技術(shù)官李邵川表示:“作為便攜式多媒體播放器(PMP)SoC的領先供應商,我們的產(chǎn)品設計廣泛應用于遍布世界各地的便攜式消費電子產(chǎn)品中。因此,我們的設計團隊需要易于使用而成熟的壓縮解決方案,
- 關(guān)鍵字: DFT Synopsys 測量 測試 珠海炬力 測試測量
Synopsys擴展VMM方法以實現(xiàn)更高功能性驗證的生產(chǎn)效率
- Synopsys宣布應用其擴展的業(yè)界領先的VMM方法,幫助產(chǎn)品開發(fā)團隊更有效地定義、測量并實現(xiàn)他們的驗證目標。新一代VMM解決方案可通過三個新的部分實現(xiàn)更高的驗證生產(chǎn)效率,即VMM Planner、VMM Applications和VMM Automation。VMM Planner有助于經(jīng)理們系統(tǒng)地計劃和跟蹤驗證進展,提高驗證的可視性和可預測性;VMM Applications有助于架構(gòu)師迅速構(gòu)建有效的驗證環(huán)境,縮短測試工作臺的創(chuàng)建時間;VMM&nbs
- 關(guān)鍵字: Synopsys VMM方法 單片機 嵌入式系統(tǒng) 生產(chǎn)效率
Synopsys公司Design Compiler拓樸繪圖技術(shù)助ST加速ASIC設計
- Synopsys宣布意法半導體在其90nm和65nm 的ASIC設計流程中,應用Design Compiler拓樸繪圖技術(shù),縮短了整個設計時間。意法半導體在其ASIC方法集中應用Design Compiler拓樸繪圖技術(shù),從而消除了設計的反復(Iteration),實現(xiàn)了內(nèi)部設計團隊和外部客戶整個設計環(huán)節(jié)工作的順暢。 在ASIC模式下,設計能否按計劃完成,在很多程度上取決于設計收斂完成前,網(wǎng)表在客戶與ASIC供應商間反復時間的縮短。Design Compil
- 關(guān)鍵字: ASIC設計 Compiler拓樸繪圖技術(shù) Design ST Synopsys 單片機 嵌入式系統(tǒng) EDA IC設計
瑞薩科技采用Synopsys VCS解決方案和VMM方法論
- Synopsys的SystemVerilog解決方案被用于驗證針對網(wǎng)絡、外設和消費應用的下一代 片上互連架構(gòu) 全球電子設計自動化軟件工具(EDA)領導廠商Synopsys(Nasdaq: SNPS)近日宣布,全球領先的移動、汽車和PC/音頻視頻半導體系統(tǒng)解決方案供應商—瑞薩科技采用其VCS®的功能驗證解決方案,開發(fā)復雜的芯片上系統(tǒng)(SoC),并選定了VMM方法集,即《Verification Methodology Manual (VMM) for
- 關(guān)鍵字: Synopsys VCS解決方案 VMM方法論 單片機 工業(yè)控制 嵌入式系統(tǒng) 瑞薩科技 工業(yè)控制
Synopsys公司發(fā)布DFM新系列產(chǎn)品
- 解決45納米及以下工藝相關(guān)變異問題 創(chuàng)新的工藝識別DFM系列產(chǎn)品有助于設計者減少工藝變異的影響, 改善先進半導體的制造設計 全球領先的電子設計自動化(EDA)軟件工具領導廠商Synopsys推出了具備工藝識別功能的可制造性設計(DFM)新系列產(chǎn)品PA-DFM,用于分析45納米及以下工藝定制/模擬設計階段的工藝變異的影響。隨著工藝尺寸的日益減小,先進硅技術(shù)將引起更多如應力工程的變異問題,這將越來越影響電路的性能。Synopsys PA-DFM系列的核心產(chǎn)品Seismos 和 P
- 關(guān)鍵字: DFM Synopsys 通訊 網(wǎng)絡 無線
威捷采用Synopsys IC Compiler進行90納米設計
- 易于移植、強有力的技術(shù)發(fā)展路線圖等優(yōu)勢使其在競爭中脫穎而出 全球電子設計自動化軟件工具(EDA)領導廠商Synopsys(Nasdaq: SNPS)近日宣布,美國威捷半導體公司(Silicon Optix)采用Synopsys IC Compiler下一代布局布線解決方案,設計其高性能視頻處理器。長期以來,威捷半導體一直是Synopsys布局布線技術(shù)的用戶。為了轉(zhuǎn)向90納米工藝,威捷半導體評估了市場上所有的解決方案,并最終選定了IC Compiler,這是
- 關(guān)鍵字: 90納米設計 Compiler IC Synopsys 單片機 嵌入式系統(tǒng) 威捷半導體
Synopsys與聯(lián)華電子合作以低功耗和DFT功能加強90納米參考流程
- Synopsys與聯(lián)華電子合作,以低功耗和DFT功能加強90納米參考流程 針對聯(lián)華電子的90納米工藝,Synopsys的 Galaxy®設計平臺業(yè)已通過多電壓 (Multi-Vdd)功能的實戰(zhàn)驗證 全球電子設計自動化軟件工具(EDA)領導廠商Synopsys(Nasdaq: SNPS)與世界半導體晶圓專工領導者臺灣聯(lián)華電子共同宣布,雙方合作以Synopsys的Galaxy™ 設計解決方案平臺為基礎,針對聯(lián)華電子的90納米工藝,在參考設計流程中增
- 關(guān)鍵字: 90納米 DFT Synopsys 參考流程 單片機 低功耗 合作 聯(lián)華電子 嵌入式系統(tǒng)
Tensilica實現(xiàn)對Synopsys和Cadence支持
- TensilicaÒ宣布增加了自動可配置處理器內(nèi)核的設計方法學以面對90納米工藝下普通集成電路設計的挑戰(zhàn)。這些增加支持Cadence和Synosys工具的最新能力,包括自動生成物理設計流程腳本,自動輸入用戶定義的功耗結(jié)構(gòu)以及支持串繞分析。 Tensilica利用Synopsys的Power Compiler™的低功耗優(yōu)化能力,同時在Xtensa LX內(nèi)核和所有設計者自定義的擴展功能中自動的插入精細度時鐘門控,從而降低動態(tài)功耗。新自動生成的Xtensa布線腳本可
- 關(guān)鍵字: Cadence Synopsys Tensilica 支持
在設計過程早期發(fā)現(xiàn)并解決問題
- 在設計過程早期發(fā)現(xiàn)并解決問題 在電路和系統(tǒng)設計中,需要昂貴的驗證周期這一點證明電子設計師和 EDA 供應商也都是不免要犯錯的,所以最好使用能避免大多數(shù)錯誤的工具和方法?! ∫?點 ● 制造能力與工程生產(chǎn)率之間的差距繼續(xù)在加大?! ?nbsp; 現(xiàn)在不存在標準的驗證方法?! ?nbsp; 形式證明可減小設計師對功能驗證的依賴性。 ● 由于深亞微米加工存在許多電子物理學問題,電路驗證的重要性正在增加?! ≡O計驗證需要每個設計小組花費大量的時間和資源。設計驗證費用與設計的規(guī)模和
- 關(guān)鍵字: Synopsys 公司
(synopsys)介紹
您好,目前還沒有人創(chuàng)建詞條(synopsys)!
歡迎您創(chuàng)建該詞條,闡述對(synopsys)的理解,并與今后在此搜索(synopsys)的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對(synopsys)的理解,并與今后在此搜索(synopsys)的朋友們分享。 創(chuàng)建詞條
熱門主題
關(guān)于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
