瑞薩科技采用Synopsys VCS解決方案和VMM方法論

Synopsys的SystemVerilog解決方案被用于驗證針對網絡、外設和消費應用的下一代
片上互連架構
全球電子設計自動化軟件工具（EDA）領導廠商Synopsys（Nasdaq: SNPS）近日宣布，全球領先的移動、汽車和PC/音頻視頻半導體系統解決方案供應商—瑞薩科技采用其VCS®的功能驗證解決方案，開發(fā)復雜的芯片上系統（SoC），并選定了VMM方法集，即《Verification Methodology Manual (VMM) for SystemVerilog》，用于創(chuàng)建先進的SoC驗證環(huán)境。瑞薩科技采用VCS®解決方案和VMM方法論驗證了其重要的SuperHyway總線片上互連架構。

瑞薩科技系統級設計與驗證技術部主管Kazunobu Morimoto表示：“我們在新一代先進SoC驗證環(huán)境中，選用了VCS®、SystemVerilog和VMM方法集。在VCS®解決方案中，SystemVerilog和VMM方法集的應用和部署都非常簡便，將會極大地提高我們在SuperHyway總線SoC設計中的驗證效率。”

采用VCS和VMM方法集提高生產效率

SuperHyway 總線是符合VSIA/VCI規(guī)范的片上互連架構的設計，為開發(fā)人員提供可擴展的高帶寬、低延遲的互聯。瑞薩需要提高 SuperHyway總線驗證環(huán)境的生產效率和可預測性，以及時滿足對新系統組件不斷增長的需要。新環(huán)境要能夠復用既有驗證程序，能夠通過覆蓋率驗證功能實現詳細的驗證過程跟蹤，并允許方便的增加、修改和維護。

 
瑞薩科技的工程師們在9個月的時間里，掌握了SystemVerilog語言和VMM方法集，并為在VCS解決方案中運行的SuperHyway總線，搭建了完善的驗證環(huán)境。該環(huán)境的主要組件包括基于斷言的協議檢查器、交易檢查器和記分板（Scoreboard）、交易級主/從模型、覆蓋測試描述和一個與既有測試程序接口。所有組件均采用SystemVerilog構建，并遵循VMM方法論。這使得瑞薩科技受益匪淺，提高了驗證生產效率，如交易級測試建模、約束條件隨機驗證（constrained-random）、覆蓋驅動驗證，以及可方便復用既有的驗證程序。此外，與原有環(huán)境相比，新環(huán)境的驗證代碼庫縮小了三分之一，同時得益于VMM方法清晰、分層的架構體系，驗證代碼庫更便于維護和為新項目進行擴展。

Synopsys公司驗證事業(yè)群營銷副總裁George Zafiropoulos表示：“瑞薩科技的應用表明，SystemVerilog和VMM方法可以極大地提高驗證效率，而且易于應用和部署。VCS®解決方案對SystemVerilog和VMM方法的出色支持，使之成為那些努力提高驗證效率和可預測性水平的公司的最佳選擇。”