Cadence 端對(duì)端解決方案助華亞微實(shí)現(xiàn)一次性芯片成功
華亞微在選擇了Cadence作為其首要的EDA供應(yīng)商,并采用Cadence端到端企業(yè)解決方案后實(shí)現(xiàn)了此次成功,為高清電視、機(jī)頂盒和多媒體市場(chǎng)提供高性能芯片。該公司正在使用Cadence Encounter®、Incisive®和Virtuoso®設(shè)計(jì)技術(shù),包括Virtuoso Multi-Mode Simulation,而且也在與Cadence就90納米低功耗與模擬/混合信號(hào)芯片設(shè)計(jì)方面展開(kāi)合作。
“利用Cadence的解決方案,華亞微能夠享用到更順暢的設(shè)計(jì)流程,尤其是在可測(cè)試性設(shè)計(jì)流程方面,同時(shí)縮短了設(shè)計(jì)周期,”華亞微首席執(zhí)行官?gòu)堨f(shuō),“我們現(xiàn)在已經(jīng)擁有完善的配置,能夠以更為縮小的尺寸提供低功耗芯片設(shè)計(jì),應(yīng)對(duì)數(shù)字電視和視頻處理市場(chǎng)的嚴(yán)峻挑戰(zhàn)。通過(guò)選擇Cadence作為我們的首要EDA供應(yīng)商,我們能夠降低總設(shè)計(jì)成本,消除風(fēng)險(xiǎn)之源,并提高進(jìn)度的可預(yù)測(cè)性。”
華亞微已經(jīng)更換了現(xiàn)有的設(shè)計(jì)工具,并將其模擬、數(shù)字與驗(yàn)證設(shè)計(jì)流程整合到Cadence技術(shù)中,利用Cadence Encounter RTL Compiler – XL、Encounter Conformal® – XL、Encounter Test、Encounter Timing System-XL、SoC Encounter XL、Incisive® Design Team Simulator、Virtuoso Schematic Edito、Virtuoso Analog Design Environment L, Virtuoso Multi-Mode Simulation搭配Spectre GXL和Virtuoso QRC Extraction – XL。
“我們很高興看到華亞微在為其客戶提供更低成本芯片方面取得的巨大成功,以及他們?cè)谛酒O(shè)計(jì)方面取得的進(jìn)步,”Cadence公司全球副總裁兼亞太區(qū)總裁居龍先生說(shuō)。“為了將成本降到最低,并降低芯片設(shè)計(jì)的風(fēng)險(xiǎn),Cadence已經(jīng)帶領(lǐng)業(yè)界,并開(kāi)發(fā)了端到端的解決方案。我們非常高興能夠與像華亞微這樣的客戶緊密合作,在更快的時(shí)間內(nèi)提供高性能、低成本的創(chuàng)新高質(zhì)量產(chǎn)品。”
評(píng)論