存儲(chǔ)器革新將引發(fā)電子產(chǎn)業(yè)蝴蝶效應(yīng)？

　　經(jīng)過(guò)幾十年的發(fā)展，電子產(chǎn)業(yè)幾乎已成為一個(gè)線性系統(tǒng)，并被摩爾定律(Moore‘sLaw)左右。然而隨著摩爾定律逐漸出現(xiàn)松動(dòng)，越來(lái)越多新技術(shù)開始浮上臺(tái)面。這些技術(shù)不僅僅是既有技術(shù)的改進(jìn)，而是全面的變革。電子產(chǎn)業(yè)可望借由這些新技術(shù)轉(zhuǎn)型成為非線性系統(tǒng)，推翻多年來(lái)電子產(chǎn)業(yè)所定立的主張。

　　存儲(chǔ)器技術(shù)近年的發(fā)展，可能就此改變存儲(chǔ)器與處理技術(shù)在1940年代便已確立的關(guān)系。連續(xù)存儲(chǔ)器配置的效率盡管不斷受到挑戰(zhàn)，但系統(tǒng)的惰性使得這種配置幾十年來(lái)維持不變。

　　即使在對(duì)稱多處理系統(tǒng)中，存儲(chǔ)器的配置仍多是連續(xù)空間，資料從存儲(chǔ)器前往處理器的途中，往往會(huì)卡在資料匯流排的位置，這是由于存儲(chǔ)器與處理元件相距過(guò)遠(yuǎn)的緣故。事實(shí)上，目前架構(gòu)中處理與存儲(chǔ)器的速度與功率分布差異越來(lái)越大，并影響了芯片外的資料傳輸速度。

　　Rambus于是利用DDR介面的類比結(jié)構(gòu)將存儲(chǔ)器與邏輯連結(jié)，加速資訊傳送并將訊息轉(zhuǎn)換回邏輯，不過(guò)這都還需建立在存儲(chǔ)器與邏輯為兩個(gè)獨(dú)立單位的前提下。一旦將存儲(chǔ)器置于邏輯之上，便可用幾百萬(wàn)條線路連接存儲(chǔ)器與邏輯，改變整個(gè)既有的架構(gòu)。

　　垂直化的芯片結(jié)構(gòu)越來(lái)越受到矚目。傳統(tǒng)芯片間中介層(inter-chipinterposer)、打線的堆疊，以及矽穿孔(ThroughSiliconVia;TSV)連接，已逐漸成為主流。各種存儲(chǔ)器、邏輯、MEMS、RF等技術(shù)，也能以更具成本效益的方式整合。

　　然而3D存儲(chǔ)器不只是芯片堆疊。3D存儲(chǔ)器架構(gòu)還可同時(shí)處理多層資料。三星電子(SamsungElectronics)與東芝(Toshiba)便一路從24層存儲(chǔ)器發(fā)展到48層。然而這并不代表矽穿孔完全失去了價(jià)值。矽穿孔仍能有效減少I/O功率，提供更高的存儲(chǔ)器密度。

　　3D堆疊架構(gòu)不免會(huì)產(chǎn)生功率與熱能的疑慮。所幸存儲(chǔ)器并沒(méi)有太高的功率需求，只有在讀寫時(shí)才會(huì)消耗電力。

　　SRAM與DRAM很久前便停止了微縮的腳步，自旋(spintorque)、ReRAM、相變(phasechange、交*點(diǎn)(crosspoint)等新的存儲(chǔ)器技術(shù)紛紛出現(xiàn)。這些新技術(shù)的共同點(diǎn)，便是材料科學(xué)與物理學(xué)上的突破。

　　然而存儲(chǔ)器與處理器間的溝通延遲，已困擾電子產(chǎn)業(yè)30多年，并非上述新技術(shù)可以完全解決，頂多是縮短了中間的差距。

　　此外，存儲(chǔ)器技術(shù)與電晶體脫勾后，便可成為后段制程(BEOL)存儲(chǔ)器，編碼與感應(yīng)放大器都可置于存儲(chǔ)器陣列下，較SRAM省下不少空間。未來(lái)的系統(tǒng)單芯片(SoC)，可能不再需要使用SRAM。