Mentor企業(yè)驗(yàn)證平臺(tái)使用戶生產(chǎn)率提高1000倍

　　Mentor Graphics公司日前發(fā)布了Mentor® 企業(yè)驗(yàn)證平臺(tái)(EVP)。該平臺(tái)將先進(jìn)的驗(yàn)證解決方案Questa®、全球硬件仿真資源分配技術(shù)Veloce® OS3和強(qiáng)大的調(diào)試環(huán)境Visualizer™融合在一起，形成一個(gè)全球范圍內(nèi)可用的高性能資源數(shù)據(jù)中心。Mentor EVP的全球資源管理特性可以支持公司世界各地的項(xiàng)目團(tuán)隊(duì)，最大程度地提高用戶的生產(chǎn)率和總的驗(yàn)證投資回報(bào)率。Mentor EVP可將仿真性能和生產(chǎn)率提高400~10,000倍。

　　Mentor Graphics公司設(shè)計(jì)驗(yàn)證技術(shù)部副總裁兼總經(jīng)理John Lenyo表示：“Mentor在驗(yàn)證技術(shù)方面的目標(biāo)是創(chuàng)造一種環(huán)境，使得從最初的設(shè)計(jì)創(chuàng)意到硅片制造，再到成品的整個(gè)驗(yàn)證過(guò)程均從基本驗(yàn)證引擎中提取出來(lái)，”John Lenyo說(shuō)道，“在EVP的幫助下，Mentor清除了硬件加速方面存在的障礙，將基于仿真驗(yàn)證的功能性和可觀察性與硬件加速器的速度結(jié)合起來(lái)，從而宣告一個(gè)企業(yè)級(jí)驗(yàn)證的新時(shí)代。”

　　Veloce OS3 和 Mentor VIP將企業(yè)仿真變成一個(gè)世界級(jí)的高性能資源數(shù)據(jù)中心

　　為了提升企業(yè)在硬件加速器上的投資，并使之成為真正的企業(yè)級(jí)驗(yàn)證資源，硬件加速器仿真必須進(jìn)行從以項(xiàng)目為導(dǎo)向的工程實(shí)驗(yàn)工具轉(zhuǎn)變成以數(shù)據(jù)中心為主體的全球性資源的改革。改革的第一步是要消除內(nèi)置在線仿真(ICE)纏結(jié)的線路、速度適配器和實(shí)體設(shè)備，而用虛擬設(shè)備替代它們。 Veloce OS3 VirtuaLAB外圍設(shè)備是立即可重配的,可支持多個(gè)項(xiàng)目，并能迅速切換優(yōu)先項(xiàng)目。重新配置是可以實(shí)現(xiàn)的，因?yàn)閂irtuaLAB的主機(jī)是標(biāo)準(zhǔn)的數(shù)據(jù)中心計(jì)算機(jī)，而不是專有的硬件設(shè)施。

　　OS3企業(yè)服務(wù)器能夠有效地管理全球硬件仿真加速器資源，并將其導(dǎo)入商業(yè)隊(duì)列管理器中，形成一個(gè)單一的高容量實(shí)體。企業(yè)服務(wù)器決定著每項(xiàng)工作的優(yōu)先順序，能夠立即暫停低優(yōu)先級(jí)的工作，轉(zhuǎn)而為高優(yōu)先級(jí)的工作服務(wù)。

　　Veloce OS3還能為硬件加速器添加先進(jìn)的驗(yàn)證功能，包括PSL/SystemVerilog斷言，功能覆蓋率和低功耗的UPF。這使得高性能的覆蓋率收斂流程和運(yùn)行應(yīng)用程序軟件關(guān)鍵的SoC子系統(tǒng)的流片前性能分析成為可能。為了最大程度地復(fù)用驗(yàn)證平臺(tái)，按照UVM/RTL標(biāo)準(zhǔn)，為仿真模式和加速模式專門設(shè)計(jì)的Mentor驗(yàn)證IP。這些特性使得仿真到硬件加速模式的無(wú)縫轉(zhuǎn)換成為現(xiàn)實(shí)，在不損害功能的情況下，可比單獨(dú)的仿真性能提高1000倍。

　　新型Visualizer調(diào)試器和軟件調(diào)試組件

　　有了片上系統(tǒng) (SoC)設(shè)計(jì)軟件，設(shè)計(jì)團(tuán)隊(duì)就可將大部分的驗(yàn)證時(shí)間用于調(diào)試。因此，提高從模塊到系統(tǒng)的調(diào)試效率就變得十分重要。新型Visualizer調(diào)試器是一個(gè)單一的調(diào)試解決方案，與仿真和硬件加速器緊密相連，具備處理當(dāng)今最大SoC的容量和性能。Visualizer調(diào)試器提供了高效的RTL、門級(jí)和測(cè)試平臺(tái)的調(diào)試，包括自動(dòng)追蹤以快速精確定位出錯(cuò)誤的根本原因，協(xié)議和事務(wù)級(jí)調(diào)試，一整套自帶的UVM和SystemVerilog基于類的調(diào)試功能，以及低功耗UPF調(diào)試。仿真和硬件加速的交互模式和后仿真模式都具有上述功能 。

　　在具備啟動(dòng)OS的功能后，SoC signoff 解決方案才得以完善。軟件調(diào)試操作系統(tǒng)時(shí)往往需要比較多的思考時(shí)間，而硬件加速器處于空閑狀態(tài)。OS3將思考時(shí)間轉(zhuǎn)移到Codelink® 工具上，Codelink® 工具可以支持多達(dá)10倍于通過(guò)單用戶JTAG調(diào)試的工程師的數(shù)量，并且回放軟件執(zhí)行的速度高達(dá)100MHz。利用OS3，硬件加速器可以全速執(zhí)行一個(gè)又一個(gè)任務(wù)而軟件進(jìn)行離線調(diào)試。所有這些功能結(jié)合在一起，能夠在設(shè)計(jì)周期中最大程度地提高調(diào)試效率并盡可能早地啟動(dòng)OS。

　　統(tǒng)一覆蓋率和分析提升產(chǎn)品質(zhì)量和效率，并為需要覆蓋率的邏輯優(yōu)化硬件仿真器

　　許多 SoC項(xiàng)目的驗(yàn)證數(shù)據(jù)有多個(gè)來(lái)源，這就需對(duì)驗(yàn)證數(shù)據(jù)進(jìn)行合并和綜合分析，以評(píng)估實(shí)際項(xiàng)目的完成情況。有了Veloce OS3 和Questa 10.3，就可將所有的斷言、覆蓋率和運(yùn)行時(shí)間數(shù)據(jù)，包括硬件仿真、形式驗(yàn)證、仿真、混合信號(hào)和低功耗等，寫入高性能的數(shù)據(jù)庫(kù)。借助共同數(shù)據(jù)庫(kù)、Questa驗(yàn)證管理工具和測(cè)試計(jì)劃，驗(yàn)證小組能夠立即查看覆蓋率情況，準(zhǔn)確查出無(wú)效的測(cè)試，縮短數(shù)據(jù)合并時(shí)間，提高回歸測(cè)試的吞吐率，減少調(diào)試時(shí)間，從總體上提高產(chǎn)品的質(zhì)量和生產(chǎn)率。

　　EVP 統(tǒng)一覆蓋數(shù)據(jù)庫(kù) (UCDB)支持統(tǒng)一覆蓋互通性標(biāo)準(zhǔn)(UCIS)，在了解其它驗(yàn)證引擎已取得的覆蓋率的情況下，優(yōu)化下載到硬件加速器的邏輯的覆蓋率，縮短編譯時(shí)間，節(jié)約寶貴的硬件仿真資源，從而創(chuàng)建一個(gè)更智能的覆蓋率收斂流程。

　　上市時(shí)間

　　Mentor企業(yè)驗(yàn)證平臺(tái)組件計(jì)劃于2014年第二季度末上市。