AMD拿下臺積電2nm工藝首發(fā)

4月15日，AMD宣布其新一代Zen 6 EPYC處理器「Venice」正式完成投片（tape out），成為業(yè)界首款采用臺積電2nm（N2）制程技術(shù)的高效能運算（HPC）處理器，預計將于明年上市。這也是AMD首次拿下臺積電最新制程工藝的首發(fā)，而以往則都是由蘋果公司的芯片首發(fā)。

N2是臺積電首個依賴于全環(huán)繞柵極晶體管（Gate All Around，GAA）的工藝技術(shù)，預計與N3（3nm）相比，可將功耗降低24%至35%，或者在相同運行電壓下的性能提高15%，同時晶體管密度是N3的1.15倍，這些提升主要得益于新型晶體管和N2 NanoFlex設(shè)計技術(shù)協(xié)同優(yōu)化框架。

隨著Venice投片完成，業(yè)界預期N2制程的導入將使新一代EPYC處理器在云端服務、AI訓練與邊緣運算等領(lǐng)域展現(xiàn)壓倒性優(yōu)勢。

Venice CCD（核心復合芯片）是業(yè)界首個采用臺積電N2制程技術(shù)流片的HPC CPU設(shè)計，凸顯了AMD積極的產(chǎn)品路線圖以及臺積電生產(chǎn)節(jié)點的準備就緒。目前，AMD尚未討論「Venice」處理器的CCD的細節(jié)，但新聞稿聲稱硅片已經(jīng)流片并投入使用，這意味著CCD已成功啟動并通過了基本的功能測試和驗證。

此外，AMD第五代EPYC CPU產(chǎn)品也已在臺積電位于亞利桑那州的Fab 21晶圓廠成功投產(chǎn)并得到驗證，彰顯了其對美國制造業(yè)的承諾。從Fab 21制程水平來看，這應該指的是4nm的“Zen 5”標準核心版本。

去年，AMD在美國洛杉磯舉行的AMD Tech Day 2024上，更新了CPU的技術(shù)路線圖，首次公開確定了Zen 5系列之后將是Zen 6系列架構(gòu)，分為Zen 6和Zen 6c。傳聞AMD正在準備兩款Zen 6客戶端CPU，分別是Medusa Point和Medusa Ridge（以往稱為“Olympic Ridge”），前者用于移動平臺，后者則屬于桌面平臺。

2025年6月12日，此外，AMD即將舉辦Advancing AI 2025活動，重點關(guān)注其AI計劃和新的GPU產(chǎn)品。值得注意的是，AMD的主要競爭對手英特爾已將采用18A制造技術(shù)（將與臺積電的N2競爭）生產(chǎn)的下一代Xeon「Clearwater Forest」處理器發(fā)布時間推遲到明年上半年。