CMOS可靠性測試新趨勢：脈沖技術(shù)如何助力AI、5G、HPC？

對于研究半導(dǎo)體電荷捕獲和退化行為來說，交流或脈沖應(yīng)力對典型的應(yīng)力測試是一個(gè)有用的補(bǔ)充。NBTI（負(fù)偏置溫度不穩(wěn)定性）和TDDB（隨時(shí)間變化的介電擊穿）試驗(yàn)包括應(yīng)力/測量循環(huán)。所施加的應(yīng)力電壓通常是一個(gè)直流信號，使用它是因?yàn)樗菀子成涞狡骷Ｐ椭?。然而，結(jié)合脈沖應(yīng)力測試提供了額外的數(shù)據(jù)，允許更好地理解依賴頻率電路的器件性能。

傳統(tǒng)上，直流應(yīng)力和測量技術(shù)被廣泛用于表征CMOS晶體管的可靠性，如由溝道熱載流子注入（HCI）和時(shí)間依賴性介電擊穿（TDDB）引起的退化。然而，隨著新的可靠性測試的發(fā)展，如金屬氧化物半導(dǎo)體場效應(yīng)晶體管（PMOSFET）和高κ材料器件中的電荷捕獲，可靠性測試的性質(zhì)得到了發(fā)展。這些現(xiàn)象可能會對評估新過程的可靠性產(chǎn)生重大影響。此外，人們對評估實(shí)際運(yùn)行中電路的可靠性越來越感興趣，在這些電路中多個(gè)設(shè)備是動態(tài)打開和關(guān)閉的。

新材料和結(jié)構(gòu)的使用使得人們對動態(tài)可靠性測試的關(guān)注更大，在可靠性測試器件中引入脈沖或交流應(yīng)力，以及在測量過程中引入脈沖來表征應(yīng)力引起的界面退化。

研究發(fā)現(xiàn)，隨著時(shí)間的推移，電壓應(yīng)力導(dǎo)致的界面退化或界面陷阱密度增加，是導(dǎo)致HCI、NBTI等器件可靠性問題以及高κ材料[1]可靠性的關(guān)鍵因素。使用電荷泵技術(shù)在現(xiàn)有的直流表征測試中添加界面陷阱監(jiān)測測試，對于理解這些新的可靠性問題非常有用。在本白皮書中，我們將討論一些在先進(jìn)CMOS技術(shù)的可靠性測試中常用的電荷泵和交流應(yīng)力技術(shù)。

雖然“交流壓力”一詞經(jīng)常被使用，但它有點(diǎn)用詞不當(dāng)。對于這里討論的應(yīng)用，交流應(yīng)力實(shí)際上是一列方形或梯形電壓脈沖。為了本文的目的，我們將使用術(shù)語“脈沖應(yīng)力”，因?yàn)樗⒉灰馕吨粋€(gè)連續(xù)的時(shí)變的或交替的信號。

脈沖表征 - 電荷泵

電荷泵（CP）和同時(shí)進(jìn)行C-V（高頻和準(zhǔn)靜態(tài)C-V的結(jié)合）測量是表征MOS器件中界面陷阱態(tài)密度的兩種最常用的方法。然而，隨著晶體管尺寸縮小，柵氧化物變薄，準(zhǔn)靜態(tài)C-V對于小于3-4nm的氧化物變得不現(xiàn)實(shí)；因此，同時(shí)C-V不適合新的高κ材料[2]的界面陷阱表征。

CP是理解柵疊加行為的一種有用技術(shù)，隨著高κ薄膜越來越常用于晶體管柵而變得越來越重要。CP表征了界面和電荷捕獲現(xiàn)象。CP結(jié)果的變化可用于確定典型的可靠性測試方法所引起的退化量，采用直流或脈沖應(yīng)力：熱載流子注入（HCI）、負(fù)偏置溫度不穩(wěn)定性（NBTI）和隨時(shí)間變化的介電擊穿（TDDB）。

圖1：電荷泵測量示意圖。晶體管的源極和漏極連接到地面，而柵極以固定的頻率和振幅進(jìn)行脈沖

圖1顯示了與被測設(shè)備（DUT）的連接。基本的CP技術(shù)包括：對晶體管的柵極施加固定幅度、上升時(shí)間、下降時(shí)間和頻率的電壓脈沖序列時(shí)，測量基極電流。在此測試中，漏極、源連接到地面，襯底通過源測量單元（SMU）連接到地面，用于測量通過柵極的電流（Icp）。

兩種最常見的CP技術(shù)是電壓基極掃描和幅值掃描。在電壓基極電平掃描中，周期（脈沖寬度）和電壓振幅被固定，而掃描脈沖基極電壓（圖2a)。在每個(gè)電壓下，測量體電流并繪制基本電壓 (ICP vs Vbase)，如圖2a所示。

圖2 用于電荷泵送的兩種掃描類型：a）基極電壓掃描  b）脈沖幅度掃描

第二種電荷泵技術(shù)是電壓幅度掃描，它具有一個(gè)固定的基本電壓和周期 ( 脈沖頻率 )，每個(gè)掃描步驟的電壓振幅都發(fā)生了變化（圖2b）。所獲得的數(shù)據(jù)與從電壓基極掃描中提取的數(shù)據(jù)相似，但在這種情況下，電荷泵電流與電壓幅度 (ICP vs 電壓幅度 ) 這些測量也可以在多個(gè)頻率（周期）上執(zhí)行，以獲得界面陷阱的頻率響應(yīng)。

對于高κ材料結(jié)構(gòu)，CP技術(shù)可以將被捕獲的電荷 (Nit)量化為：

在硅基板/界面層以外的捕獲電荷可以被感知到[3]。圖2a為基底電壓掃描的特征ICP曲線，而圖2b為電壓幅值掃描的特征 ICP曲線。

CP技術(shù)也可用于表征界面阱形成的初始階段。圖3顯示了使用1MHz頻率的“新”CP測量（即以前未測試過的 MOSFET）。暗態(tài)電流是初始的CP測量值；較淺的曲線表示隨后的測量結(jié)果。請注意，在較低的電壓下，ICP曲線的形狀以及大小都發(fā)生了變化。在多次測量后，隨著效果飽和，變化趨勢就會有效地停止。曲線形狀的變化表明，CP測量所施加的電應(yīng)力導(dǎo)致了界面陷阱的形成。這意味著使用脈沖測量 CP可以有效地對器件施加壓力并引起一些退化。脈沖應(yīng)力下的退化是對我們理解偏置溫度不穩(wěn)定性（BTI）和TDDB的有益補(bǔ)充。

圖3. “新”器件上的電荷泵測量所引起的應(yīng)力效應(yīng)

BTI和TDDB的脈沖應(yīng)力

BTI（其中包括 NBTI和PBTI）和TDDB有相似的測試方法。這種方法包括兩個(gè)間隔、應(yīng)力和測量，其中一個(gè)用高電壓施加壓力，交替定期進(jìn)行測量，以確定退化量。NBTI和TDDB都是在高溫下進(jìn)行的，以加速退化，減少測試時(shí)間，測試時(shí)間可能從一小時(shí)到兩周不等。

近年來，對PMOSFET測試來說，NBTI成為了一個(gè)日益重要的可靠性問題。NBTI是一種柵極 - 通道界面的變化導(dǎo)致PMOS器件性能[4]退化的現(xiàn)象。退化通常被定義為晶體管閾值電壓（VT）的增加和漏極電流（ID）的退化。在老化或場效應(yīng)場景下，這種退化通過失效[5,6]降低了產(chǎn)量。NBTI 測試有一個(gè)最近發(fā)布的行業(yè)標(biāo)準(zhǔn)[7]。NBTI和傳統(tǒng)的HCI測試之間最大的測試方法的區(qū)別是，在NBTI測試中，當(dāng)應(yīng)力被消除時(shí)，應(yīng)力誘導(dǎo)的退化會出現(xiàn)弛豫。

這種弛豫對傳統(tǒng)的應(yīng)力和測量技術(shù)提出了挑戰(zhàn)，因?yàn)楫?dāng)器件沒有施加電壓時(shí)，應(yīng)力間隔和測量間隔之間總是有一個(gè)過渡時(shí)間。在測量間隔中，一些壓力不施加后，鑒于儀器“看到”器件性能，該技術(shù)將高估器件壽命，因?yàn)橥嘶?yīng)減少后，壓力將出現(xiàn)在測量階段。此外，使用直流應(yīng)力電壓不能準(zhǔn)確地表示器件在真實(shí)電路中所承受的應(yīng)力，因?yàn)楫?dāng)晶體管沒有工作時(shí)，大多數(shù)器件都會經(jīng)歷弛豫；因此，直流應(yīng)力技術(shù)可能低估晶體管在真實(shí)電路中的壽命。隨著新技術(shù)的可靠性利潤率不斷縮小，評估晶體管的使用壽命可能是比較昂貴的。

除了弛豫作為一種動態(tài)可靠性行為，在高κ柵材料的晶體管中也發(fā)現(xiàn)了電荷捕獲。這是因?yàn)樵贑MOS工藝中沉積高κ材料的過程還不成熟，與二氧化硅門工藝相比，薄膜中還有大量的陷阱中心。當(dāng)柵極被打開時(shí)，電荷可以暫時(shí)捕獲在柵極中，隨著時(shí)間的推移改變晶體管的性能，捕獲的電荷改變晶體管的閾值電壓。根據(jù)柵極的質(zhì)量和捕獲條件，捕獲電荷可能需要幾十毫秒到毫秒。

高κ柵極內(nèi)的電荷分布也會影響電場分布，從而改變高κ柵極的可靠性行為。同時(shí)，由于在較低的柵極電壓下去除電荷，也存在類似的弛豫效應(yīng)。弛豫將導(dǎo)致對設(shè)備壽命的不準(zhǔn)確估計(jì)，因?yàn)樗鼜?qiáng)烈地依賴于時(shí)間，同時(shí)隨著應(yīng)力測量的過渡時(shí)間，弛豫時(shí)間通常在測試環(huán)境中沒有得到很好的控制。

新的可靠性現(xiàn)象的動態(tài)特性要求脈沖應(yīng)力來模擬電路內(nèi)器件的性能。不同的電路和電路拓?fù)涔ぷ髟诓煌念l率下，因此可能需要與頻率相關(guān)的壽命提取來建立基于頻率壽命的模型。在這些應(yīng)用中，脈沖應(yīng)力比直流應(yīng)力技術(shù)有優(yōu)勢。脈沖應(yīng)力對器件施加動態(tài)信號，更好地接近頻率相關(guān)的電路行為。在脈沖應(yīng)力期間，應(yīng)力被中斷，退化部分恢復(fù)，這恢復(fù)了器件的壽命。應(yīng)力產(chǎn)生的界面陷阱，在應(yīng)力關(guān)閉期間被部分退火或修復(fù)。由于這種恢復(fù)（或自退火）行為，可靠性工程師和科學(xué)家正在使用脈沖應(yīng)力技術(shù)來更好地評估器件的壽命，因?yàn)樗m用于電路內(nèi)或產(chǎn)品內(nèi)的條件。

圖4a

圖4. NBTI應(yīng)力/測量圖，顯示了兩種不同的脈沖應(yīng)力方法：a）使用傳統(tǒng)柵極和漏極電壓的動態(tài)NBTI（DNBTI）b）DNBTI模擬逆變器條件，漏極電壓與柵極電壓處于相反的相位

通過使用周期性應(yīng)力來模擬器件在電路中的應(yīng)力，脈沖應(yīng)力基本上是一個(gè)短的直流應(yīng)力，被沒有施加應(yīng)力的時(shí)間中斷（圖4）。對于NBTI，這種應(yīng)力脈沖之間的非應(yīng)力部分允許退化恢復(fù)到一定程度[9]。這種部分恢復(fù)對確定并模擬了該器件的使用壽命行為具有重要意義。部分恢復(fù)還不能被很好地理解，并且會因每個(gè)使用器件的結(jié)構(gòu)、尺寸和材料的組合而有所不同。圖4 顯示了兩個(gè)脈沖應(yīng)力的例子，盡管還有其他的脈沖應(yīng)力方法。圖4a顯示了NBTI的脈沖應(yīng)力，其中漏極電壓在應(yīng)力間隔期間保持0V。圖4b顯示了NBTI的脈沖應(yīng)力，除了柵極電壓外漏極電壓是脈沖的。這第二種方法用于模擬逆變電路中的單個(gè)器件的性能。圖4b中的柵極和漏極都受到了壓力，因此在器件退化過程中同時(shí)存在NBTI和HCI。一般來說，脈沖應(yīng)力技術(shù)產(chǎn)生更少的退化，器件的壽命更長。

圖5. 由于脈沖應(yīng)力而導(dǎo)致的Nit退化

對于NBTI，脈沖應(yīng)力技術(shù)用于研究單個(gè)器件[9]以及數(shù)字電路[10]的動態(tài)行為。圖5顯示了不同脈沖應(yīng)力持續(xù)時(shí)間導(dǎo)致的 Nit 的增加，結(jié)合了圖4a的應(yīng)力方法和圖2a的周期性CP測量值。

除了BTI，TDDB在靜態(tài)和動態(tài)故障狀態(tài)[11,12]中的作用可以很好地被理解。對于在TDDB測試期間監(jiān)測 SILC（應(yīng)力引發(fā)的泄漏電流），應(yīng)力/測量圖類似于圖4a，但Vdrain保持在一個(gè)恒定的非零電壓，允許在應(yīng)力期間讀取Id。

結(jié)論

脈沖電壓為研究高κ薄膜的固有材料、界面和可靠性性能以及基于這些新薄膜的器件提供了關(guān)鍵的能力。脈沖電壓同時(shí)測量直流電流是電荷的基礎(chǔ)，對測量固有電荷捕獲具有重要價(jià)值。與直流或脈沖應(yīng)力結(jié)合使用，CP還可以研究電荷捕獲，以及在高κ-Si界面和高κ薄膜內(nèi)的新電荷產(chǎn)生。脈沖應(yīng)力還提供了一種應(yīng)力方法，可以更好地模擬電路內(nèi)器件所看到的實(shí)際應(yīng)力，這對各種器件的可靠性測試都很有用，包括BTI、TDDB和HCI。此外，脈沖應(yīng)力提供了對使用直流應(yīng)力不能很好監(jiān)測器件可靠性行為的另一種方法。脈沖應(yīng)力補(bǔ)充了傳統(tǒng)的直流技術(shù)，以提供更好地表征器件的可靠性行為。

參考文獻(xiàn)

[1] International Sematech, “The International Technolog y Roadmap for Semiconductors, 2003 ed.” Austin, TX, 2003.

[2] S. H. Lo, D. A. Buchanan, Y. Taur, and W.Wang, “Quantum-mechanical modeling of electron tunneling current from the inversion layer of ultrathin-oxide nMOSFETs,”IEEE Electron Device Lett., vol. 18, p. 209, May 1997.

[3] A. Kerber, E. Cartier, et al., “Origin of the Threshold Voltage Instability in SiO2 / HfO2 Dual Layer Gate Dielectrics,” IEEE Electron Device Lett., 24 (2003) 87.

[4] D. Schroder and J. Babcock, “Negative bias temperature instability: Road to cross in deep submicron silicon semiconductor manufacturing,” J. Appl. Phys., vol. 94,pp. 1-18, July 1, 2003.

[5] V. Reddy et al. “Impact of Negative Bias Temperature Instability on Product Parametric Drift,” in Proc. IEEE ITC Intl. Test Conf., Oct. 2004, pp. 146-155.

[6] Y.H. Lee et al. “Effect of pMOST Bias Temperature Instability on Circuit Reliability Performance,” in Proc. Intl. Electron Devices Mtg., 2003, pp. 353-356.

[7] “A Procedure for Measuring P-Channel MOSFET Negative Bias Temperature Instabilities,” in JEDEC JESD90, Nov. 2004.

[8] B. H. Lee et al. “Intrinsic Characteristics of High-κ Devices and Implications of Fast Transient Charging Effects (FTCE),” in Technical Digests of International Electron Device Meeting, 2004, p. 859.

[9] M.A. Alam, “A Critical Examination of the Mechanics of Dynamic NBTI for PMOSFETs,” in Proc. IEEE Intl. Electron Devices Mtg., December 2003, p. 345.

[10] B. Kaczer, F. Crupi, R. Degraeve, P. Roussel, C. Ciofi, G. Groeseneken, “Observation of hot-carrier-induced nFET gate-oxide breakdown in dynamically stressed CMOS circuits,” in Proc. IEEE Intl. Electron Devices Mtg., 2002, pp. 171-174.

[11] G. Ribes, J. Mitard, M. Denais, S. Bruyere, F. Monsieur, C. Parthasarathy, E. Vincent, G. Ghibaudo, “Review on High-κ Dielectric Reliability Issues,” IEEE Transactions on Device and Materials Reliability, vol. 5, no. 1, March 2005, pp. 5-19.

[12] Y. Kim, K. Onishi, C. Kang, R. Choi, H. Cho, R. Nieh, J. Han, S. Krishnan and J. Lee, “Hard and Soft-Breakdown Characteristics of Ultra-Thin HfO2 Under Dynamic and Constant Voltage Stress,” in Proc. IEEE Intl. Electron Devices Mtg., December 2002, p.629.