臺積電要抄三星的后路

在芯片制造領(lǐng)域，先進(jìn)制程的影響力和統(tǒng)治力越來越大，已經(jīng)從之前的邏輯芯片晶圓代工領(lǐng)域，拓展到最先進(jìn)的存儲芯片制造，這在臺積電和三星身上有凸出的體現(xiàn)。

當(dāng)下的 3nm 制程晶圓代工，臺積電的市場統(tǒng)治力很明顯，三星處于弱勢地位。未來的 2nm 制程，三星必須加緊趕上，否則會越來越困難。

在高帶寬內(nèi)存（HBM）芯片制造方面，原本都由存儲芯片 IDM 大廠自家完成，但是，到了下一代的 HBM4，技術(shù)難度和制造難度提高了不少，需要更先進(jìn)的制程工藝參與進(jìn)來。

2nm 制程針鋒相對

據(jù)報道，臺積電將于 7 月中旬開始試生產(chǎn) 2nm 制程工藝芯片，早于市場預(yù)估的第四季度。

臺積電 2nm 工藝首次應(yīng)用 GAA（全環(huán)繞柵極晶體管）技術(shù)，可以在更小的制程節(jié)點(diǎn)上提供更好的性能。

據(jù)臺積電介紹，與 3nm 制程相比，2nm 的能效提升 10%~15%，功耗降低 30%。當(dāng)試產(chǎn)良率達(dá)到一定標(biāo)準(zhǔn)時，便可以推進(jìn)到量產(chǎn)階段。

臺積電的 2nm 制程將包括 N2、N2P 和 N2X 三個版本，預(yù)計 2025 下半年開始量產(chǎn)其第一代 GAAFET N2 節(jié)點(diǎn)芯片，下一個版本 N2P 將在 2026 年底量產(chǎn)。臺積電這兩個版本 2nm 工藝沒有使用背面供電技術(shù)，不過，整個 N2 系列將增加臺積電新的 NanoFlex 功能，該功能允許芯片設(shè)計人員在同一模塊中匹配來自不同庫（高性能、低功耗、不同面積）的單元，以提高性能或降低功耗。

N2P 之后將是電壓增強(qiáng)型的 N2X。盡管臺積電曾表示 N2P 將在 2026 年增加背面供電技術(shù)，但看起來情況并非如此，N2P 將使用常規(guī)供電電路，具體原因尚不清楚。

有消息稱蘋果已經(jīng)與臺積電達(dá)成獨(dú)家協(xié)議，包下臺積電 2nm 制程首批全部產(chǎn)能。

據(jù)外媒報告，臺積電 2024 年資本支出可能達(dá)到上限值 320 億美元，2025 年有望進(jìn)一步升至 370 億美元，主要用于提前部署 2nm 工藝量產(chǎn)，采購先進(jìn)設(shè)備。目前，三星也在發(fā)力 2nm 工藝，臺積電提前部署產(chǎn)能的目的是為保持在晶圓代工領(lǐng)域的領(lǐng)導(dǎo)地位。

今年初就有報道稱，三星已經(jīng)從日本人工智能（AI）初創(chuàng)公司 Preferred Networks Inc.（PFN）收到 2nm 制程芯片訂單，從而在 2nm 晶圓代工業(yè)務(wù)中搶得先機(jī)。

7 月 9 日，三星發(fā)布公告，官宣了與 Preferred Networks Inc. 的合作，將基于 2nm 制程工藝和 2.5D 封裝技術(shù) Interposer-Cube S（I-Cube S），提供一站式解決方案，為對方制造 AI 芯片。

Preferred Networks Inc. 主要進(jìn)行人工智能深度學(xué)習(xí)開發(fā)。據(jù)悉，三星之所以被選中，是因為其同時具備存儲器和晶圓代工服務(wù)，有著較強(qiáng)的綜合能力和技術(shù)積累，可以提供 HBM 設(shè)計、生產(chǎn)和先進(jìn)封裝的全套解決方案。

三星原計劃 2025 年量產(chǎn) 2nm（SF2）制程芯片，然后于 2026 年采用背面供電技術(shù)。與 3nm 工藝（SF3）相比，三星的 2nm 工藝性能提升 12%，功率效率提升 25%，面積減少 5%。

臺積電和三星在 2nm 制程芯片量產(chǎn)方面在較勁，雙方也都有需要解決的問題。

IBS 估計，與 3nm 處理器相比，2nm 芯片成本將增長約 50%。

正是有蘋果、英偉達(dá)、AMD 等大客戶下單，臺積電才會大規(guī)模投資最先進(jìn)制程，否則，像 2nm 這樣燒錢的制程產(chǎn)線，是很難持續(xù)支撐下去的。目前，臺積電正在全方位控制成本，包括 EUV 設(shè)備的支出，電能的節(jié)省等。雖然其它幾家廠商也會面臨 2nm 成本問題，但為了追趕臺積電，三星和英特爾似乎在成本方面沒有臺積電那么敏感。另外，由于臺積電要在美國新建至少兩座先進(jìn)制程晶圓廠，這給它帶來了很多額外的成本壓力。因此，臺積電的 2nm 制程產(chǎn)線必須精打細(xì)算。

對于晶圓代工來說，良率非常重要，它直接影響生產(chǎn)成本和客戶認(rèn)可度。

自從進(jìn)入 5nm 制程時代以來，良率一直是三星晶圓代工業(yè)務(wù)所面對的最大問題，特別是在 3nm 制程節(jié)點(diǎn)上，三星率先引入了全新的 GAA 架構(gòu)晶體管，與以往使用的 FinFET 晶體管有較大區(qū)別，制造難度增加不少。

據(jù) Notebookcheck 報道，三星的 3nm 工藝良率在 50% 附近徘徊，依然有一些問題需要解決。

今年 2 月，據(jù)韓媒報道，三星新版 3nm 工藝存在重大問題，試產(chǎn)芯片均存在缺陷，良率為 0%。報道指出，采用 3nm 工藝的 Exynos 2500 芯片因缺陷未能通過質(zhì)量測試。

為了追趕臺積電，三星的 3nm 制程工藝采取了比較激進(jìn)的策略，主要體現(xiàn)在 GAA 晶體管架構(gòu)上，臺積電的 3nm 依然采用 FinFET。2nm 才會轉(zhuǎn)向 GAA 晶體管，激進(jìn)的結(jié)果就是要在良率方面付出一些代價。

臺積電統(tǒng)治 3nm 代工

據(jù)了解，臺積電 3nm 制程產(chǎn)能已經(jīng)被各大客戶預(yù)定到 2026 年。

最新一波訂單正在被聯(lián)發(fā)科和高通爭搶。新一輪 5G 手機(jī)旗艦芯片大戰(zhàn)將于今年第四季度開打，聯(lián)發(fā)科的天璣 9400 和高通的驍龍 8 Gen 4 對決，兩大廠商的新處理器都將采用臺積電 3nm 制程生產(chǎn)，近期進(jìn)入投片階段，使得相關(guān)產(chǎn)能更加緊張，因為英偉達(dá)、AMD、蘋果都在積極爭取更多臺積電 3nm 產(chǎn)能。據(jù)悉，臺積電計劃將今年的 3nm 制程產(chǎn)能擴(kuò)充 3 倍，但仍呈現(xiàn)供不應(yīng)求的局面。

為了讓天璣 9400 順利上市，聯(lián)發(fā)科正在努力確保 3nm 制程產(chǎn)能供應(yīng)。目前，聯(lián)發(fā)科的旗艦款天璣 9300/9300+芯片，都是用臺積電 4nm 制程制造。

高通雖尚未公布新一代旗艦芯片驍龍 8 Gen 4 亮相時間和細(xì)節(jié)，外界認(rèn)為，該款芯片也將采用臺積電 3nm 制程生產(chǎn)，并于第四季度推出，芯片性能也將升級。據(jù)悉，驍龍 8 Gen 4 將采用臺積電 N3E 制程生產(chǎn)，每個芯片報價 220~240 美元，比驍龍 8 Gen 3 高出 25%~30%。

據(jù)悉，臺積電打算提高 2025 年先進(jìn)制程工藝和先進(jìn)封裝的訂單報價，其中，3nm 的報價將提高 5% 以上，具體情況取決于訂單的數(shù)量和協(xié)議條款，目前的晶圓報價在 20000 美元以上。CoWoS 封裝的報價將提高 10%~20%。傳聞臺積電的 3nm 漲價方案已得到客戶的同意，雙方達(dá)成了新協(xié)議，以確保穩(wěn)定的供應(yīng)。

此外，有業(yè)內(nèi)人士透露，面向高性能計算客戶的 4nm/5nm 制程工藝可能會漲價 11%，也就是說 4nm 晶圓的價格從 18000 美元提高到約 20000 美元，比 2021 年的報價上漲了至少 25%。

臺積電的 3nm、4nm、5nm 制程都要漲價，從一個側(cè)面說明三星在這些制程市場上的窘境，因為全球只有這兩家能夠提供相應(yīng)制程工藝的量產(chǎn)代工產(chǎn)能，為了追趕臺積電，自從 7nm 制程實現(xiàn)量產(chǎn)以來，很多年，三星都是在低價促銷，特別是最先進(jìn)的 3nm 制程工藝，比臺積電的報價少了很多。如今，競爭對手的產(chǎn)能供不應(yīng)求，還要漲價，說明三星 3nm 的客戶訂單少得可憐，臺積電才有底氣漲價。

總之，在已經(jīng)量產(chǎn)的最先進(jìn)制程方面，臺積電優(yōu)勢明顯，三星在這方面的競爭力已經(jīng)很難追趕上，只能寄希望于 2nm 制程了。

臺積電要在 HBM 市場分一杯羹

7 月初，據(jù)韓國媒體報道，SK 海力士將深化與臺積電、英偉達(dá)的合作，并在 9 月的國際半導(dǎo)體展（Semicon Taiwan）上，宣布這三家公司更緊密的合作計劃。

2022 年，臺積電在北美技術(shù)論壇宣布成立 OIP 3DFabric 聯(lián)盟，將存儲器與載板合作伙伴納入，當(dāng)時，SK 海力士資深副總裁暨 PKG 開發(fā)主管 Kangwook Lee 就透露，該公司一直和臺積電在前幾代及目前的 HBM 技術(shù)方面緊密合作，以支持 CoWoS 制程的兼容性與 HBM 的互連性。SK 海力士加入 3DFabric 聯(lián)盟之后，通過與臺積電更深入的合作，為未來的 HBM 產(chǎn)品（HBM4）提供解決方案.

據(jù)韓國媒體報道，業(yè)界消息人士稱，SK 海力士社長金柱善將于 9 月在臺北舉行的國際半導(dǎo)體展上發(fā)表專題演講，這是 SK 海力士首度參與專題演講。演講結(jié)束后，金柱善將和臺積電高級主管見面，討論下一代 HBM 的合作計劃，英偉達(dá) CEO 黃仁勛也可能加入會談，進(jìn)一步鞏固 SK 海力士、臺積電和英偉達(dá)之間的三方聯(lián)盟。

據(jù)悉，三強(qiáng)的合作是在 2024 上半年敲定的，SK 集團(tuán)會長崔泰源 4 月會見黃仁勛，討論了半導(dǎo)體合作事宜，6 月，崔泰源拜訪了臺積電新任董事長魏哲家，以進(jìn)一步推動后續(xù)合作。

SK 海力士將采用臺積電的邏輯制程，生產(chǎn) HBM 的基礎(chǔ)接口芯片（base die）。報道稱，SK 海力士和臺積電已同意合作開發(fā)并生產(chǎn) HBM4，將于 2026 年量產(chǎn)。

HBM 將核心芯片堆疊在基礎(chǔ)接口芯片之上，彼此垂直相接。SK 海力士生產(chǎn)的 HBM3E 產(chǎn)品，采用的是自家制程工藝制造的基礎(chǔ)接口芯片，但從 HBM4 開始，將采用臺積電的先進(jìn)邏輯制程。報道稱，SK 海力士將在論壇上介紹合作成果，據(jù)悉，HBM4 的功耗比原本目標(biāo)還低 20% 以上。

自從 HBM 問世并量產(chǎn)以來，SK 海力士一直是英偉達(dá)為其 AI GPU 配備該類內(nèi)存的獨(dú)家供應(yīng)商，發(fā)展到 HBM3E 版本，依然如此，只是從 2024 年第二季度開始，另外兩家內(nèi)存大廠三星和美光才開始加入英偉達(dá) HBM 供應(yīng)鏈，這兩家內(nèi)存大廠準(zhǔn)備花費(fèi)數(shù)十億美元來擴(kuò)大 HBM 芯片生產(chǎn)能力。

不久前，三星推出了其 12 層堆疊的 HBM3E，挑戰(zhàn) SK 海力士 8 層堆疊產(chǎn)品的行業(yè)地位。三星的一位高管表示，該公司計劃今年將芯片產(chǎn)量增加兩倍。面對競爭，SK 海力士的 HBM 項目正在提速，預(yù)計首批 12 層堆疊的下一個版本 HBM4 最快會在 2025 下半年到來，到 2026 年還會有 16 層堆疊的產(chǎn)品，會向更加定制化的方向發(fā)展。

HBM3E 市場競爭已經(jīng)落后，希望落在了 HBM4 上，三星正在加快研發(fā)腳步，以縮小與 SK 海力士之間的差距。在代號為「Snowbolt」的第六代 HBM 芯片 HBM4 方面，三星計劃將緩沖芯片應(yīng)用于堆疊內(nèi)存的底層以提高效率。

正當(dāng)三星加緊追趕存儲芯片競爭對手 SK 海力士的時候，后者與三星的晶圓代工「死敵」臺積電在深化合作。對三星來說，這顯然是個壞消息。

5 月中旬，在 2024 年歐洲技術(shù)研討會上，臺積電表示，將使用其 12FFC+（12nm 級）和 N5（5nm 級）制程工藝制造 HBM4 接口芯片。

臺積電設(shè)計與技術(shù)平臺高級總監(jiān)表示：「我們正在與主要的 HBM 內(nèi)存合作伙伴合作，開發(fā) HBM4 全棧集成的先進(jìn)制程，N5 制程可以使 HBM4 以更低的功耗提供更多的邏輯功能。」據(jù)悉，N5 制程允許將更多的邏輯功能封裝到 HBM4 中，并實現(xiàn)非常精細(xì)的互連間距，這對于邏輯芯片上的直接鍵合至關(guān)重要，可以提高 AI 和 HPC 處理器的內(nèi)存性能。

相對于 N5，臺積電的 12FFC+工藝更加經(jīng)濟(jì)，制造的基礎(chǔ)芯片能構(gòu)建 12 層和 16 層的 HBM4 堆棧，分別提供 48GB 和 64GB 的容量。

臺積電還在優(yōu)化封裝技術(shù)，特別是 CoWoS-L 和 CoWoS-R，以支持 HBM4 集成。這些先進(jìn)的封裝技術(shù)有助于組裝 12 層的 HBM4 內(nèi)存堆棧。據(jù)臺積電介紹，實驗性 HBM4 內(nèi)存在 14mA 時的數(shù)據(jù)傳輸速率已達(dá)到 6 GT/s。

臺積電的先進(jìn)制程工藝能力，以及 SK 海力士的先進(jìn)存儲芯片制造能力，可以將結(jié)構(gòu)更為復(fù)雜的 HBM4 內(nèi)存的制造分解開，發(fā)揮各自優(yōu)勢，制造出最佳的邏輯接口和 DRAM 裸片，然后用先進(jìn)的封裝技術(shù)將它們組裝起來，以最大化地發(fā)揮該類內(nèi)存的性能優(yōu)勢。

對三星來說，在先進(jìn)制程晶圓代工市場被臺積電壓制，但作為存儲芯片龍頭企業(yè)，三星還是很自信的。如今，臺積電與自己的主要競爭對手 SK 海力士在內(nèi)存領(lǐng)域深度合作，簡直是在抄三星的后路。要發(fā)展 HBM4，就繞不開先進(jìn)的邏輯芯片制程工藝，如果三星的晶圓代工業(yè)務(wù)短期內(nèi)做不好這些的話，恐怕也躲不開找臺積電合作的選項。