Chiplet：后摩爾時(shí)代關(guān)鍵芯片技術(shù)，先進(jìn)封裝市場(chǎng)10年10倍

大家好，我是小胡。在前面的內(nèi)容我們講國(guó)內(nèi)六大CPU廠商的時(shí)候，發(fā)現(xiàn)了一個(gè)問題，就是國(guó)產(chǎn)CPU后續(xù)工藝迭代的問題。

除了華為鯤鵬以外，其余五大CPU廠商目前主力芯片的制程工藝都在10nm以上，而六大廠商當(dāng)中有四家被列入實(shí)體清單，鯤鵬920雖然是7nm工藝，但這兩年一直依靠庫(kù)存支撐，芯片供應(yīng)鏈問題一直是國(guó)產(chǎn)CPU無法回避的問題。

22年8月份之后，Chiplet技術(shù)，也就是芯粒技術(shù)在A股市場(chǎng)中熱度升高，我在看券商研報(bào)的時(shí)候發(fā)現(xiàn)，“超越摩爾定律”、“性能升級(jí)”、“彎道超車”、“產(chǎn)業(yè)突破”成為了研報(bào)當(dāng)中的關(guān)鍵詞。

今天我們就來跟大家聊聊芯粒技術(shù)，并挖掘A股相關(guān)的投資機(jī)會(huì)。

Chiplet：后摩爾時(shí)代關(guān)鍵技術(shù)

當(dāng)摩爾定律推進(jìn)到28nm以下的時(shí)候，每百萬(wàn)門的造價(jià)下降并不明顯，甚至14nm單位晶體管的成本較28nm還略有上升。

而芯片的設(shè)計(jì)成本到28nm以下成倍地增加，這就導(dǎo)致工藝升級(jí)對(duì)芯片性能提升的邊際收益縮窄，通常只有15%左右，也就是后摩爾時(shí)代經(jīng)濟(jì)效能提升出現(xiàn)了瓶頸。

Chiplet技術(shù)就是在這個(gè)時(shí)候被美滿科技得創(chuàng)始人周秀文博士提出來的，它的核心是降本增效。

我們看傳統(tǒng)SoC技術(shù)與Chiplet技術(shù)的對(duì)比，傳統(tǒng)SoC芯片是把不同的IP核用相同的工藝制造在同一塊晶圓上面，比如CPU、內(nèi)存、顯示控制這些模塊都是7nm。

而Chiplet技術(shù)是在設(shè)計(jì)時(shí)就把不同IP核分開設(shè)計(jì)，按照需求選擇合適的工藝分別制造，比如CPU用7nm，內(nèi)存用14nm，顯示控制用28nm。

最后再通過先進(jìn)封裝技術(shù)將各個(gè)單元彼此互聯(lián)，最終集成封裝成一個(gè)系統(tǒng)級(jí)芯片組。

Chiplet有三大優(yōu)勢(shì)，首先是高良品率，SoC是大芯片，裸片的面積大，出現(xiàn)一點(diǎn)缺陷一大塊都廢掉了，Chiplet是多顆小芯片分開制造，將裸片的面積做小，能大幅提高良品率。

其次是Chiplet具有高設(shè)計(jì)彈性，SoC芯片采用統(tǒng)一的制程工藝，導(dǎo)致芯片上各個(gè)IP核需要同步迭代，而Chiplet芯片采用先進(jìn)封裝工藝，由小芯片組合構(gòu)成，可以對(duì)芯片上部分模塊進(jìn)行選擇性地迭代，研發(fā)周期更短，節(jié)省研發(fā)投入。

最后是低成本，在7nm相同方案下，Chiplet的良品率比SoC提高將近一倍，而成本下降了13%。

綜合來看，Chiplet相較傳統(tǒng)SoC具有多方面的優(yōu)勢(shì)，既降低了成本，又提高了經(jīng)濟(jì)效益，是后摩爾時(shí)代的發(fā)展趨勢(shì)。

那么到這里就可以回答很多人的疑問，Chiplet能不能讓國(guó)產(chǎn)芯片彎道超車？

答案是不能。

超大芯片與先進(jìn)制程最受益Chiplet技術(shù)，國(guó)內(nèi)主要產(chǎn)線均是成熟工藝，成熟工藝大芯片分小芯片制造，甚至用更落后的工藝制造的話，達(dá)不到降本增效目的，反倒可能增加成本，因?yàn)槁浜蠊に噯挝痪w管成本本就偏高。

其實(shí)華為在19年推出的鯤鵬920芯片當(dāng)時(shí)就用到了Chiplet技術(shù)，性能優(yōu)異；國(guó)產(chǎn)芯片制造技術(shù)的提升，解決供應(yīng)鏈問題，還是得依靠自主、先進(jìn)的設(shè)備、材料，與晶圓廠共同推進(jìn)，制造工藝的進(jìn)步目前看沒有捷徑。

不過，Chiplet技術(shù)給我們帶來了新的投資機(jī)遇。

先進(jìn)封裝迎新機(jī)遇

從Chiplet芯片需求來看，主要應(yīng)用于服務(wù)器、高端智能手機(jī)和筆記本電腦。

從空間來看，機(jī)構(gòu)預(yù)測(cè)Chiplet市場(chǎng)將在2024年達(dá)到58億美元，并以每年31.5%的年復(fù)合增速，在2035年達(dá)到570億美元，10年10倍，目前Chiplet處于發(fā)展初期，未來的增速很快，有望重新拉動(dòng)封測(cè)行業(yè)增長(zhǎng)。

Chiplet實(shí)現(xiàn)的核心是先進(jìn)封裝，用先進(jìn)封裝把小芯片“合”好，但光有先進(jìn)封裝也不行，還需要上游設(shè)計(jì)和中游制造把大芯片“分”好，上下游協(xié)同，我們主要看好先進(jìn)封裝及芯片測(cè)試相關(guān)的公司。

全球來看，具有前道工藝的代工廠或IDM企業(yè)在先進(jìn)封裝技術(shù)研發(fā)與產(chǎn)業(yè)化方面具有技術(shù)、人才和資源優(yōu)勢(shì)，利用前道技術(shù)的封裝技術(shù)逐漸顯現(xiàn)，目前支持Chiplet 技術(shù)的主流底層封裝技術(shù)主要由臺(tái)積電、ASE、Intel主導(dǎo)。

目前可用于Chiplet封裝解決方案主要是SIP、2.5D和3D封裝技術(shù)，其中，2.5D封裝技術(shù)發(fā)展已經(jīng)非常成熟，并且廣泛應(yīng)用于FPGA、CPU、GPU等芯片當(dāng)中，近年來，隨著Chiplet架構(gòu)的興起，2.5D封裝成為了 Chipet 架構(gòu)產(chǎn)品主要的封裝解決方案。

為了節(jié)省芯片面積，未來，封裝也將從2D/2.5D轉(zhuǎn)向3D 疊，3D封裝能夠?qū)崿F(xiàn)芯粒間的堆疊和高密度互聯(lián)，可以提供更為靈活的設(shè)計(jì)選擇，但是，3D封裝的技術(shù)難度也更高，目前主要英特爾和臺(tái)積電掌握3D封裝技術(shù)并實(shí)現(xiàn)商用。