平面→立體，3D DRAM重定存儲(chǔ)器游戲規(guī)則？

近日，外媒《BusinessKorea》報(bào)道稱，三星的主要半導(dǎo)體負(fù)責(zé)人最近在半導(dǎo)體會(huì)議上表示正在加速3D DRAM商業(yè)化，并認(rèn)為3D DRAM是克服DRAM物理局限性的一種方法，據(jù)稱這將改變存儲(chǔ)器行業(yè)的游戲規(guī)則。

3D DRAM是什么？它將如何顛覆DRAM原有結(jié)構(gòu)？

壹
摩爾定律放緩，DRAM工藝將重構(gòu)

1966年的秋天，跨國公司IBM研究中心的Robert H. Dennard發(fā)明了動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DRAM），而在不久的將來，這份偉大的成就為半導(dǎo)體行業(yè)締造了一個(gè)影響巨大且市場規(guī)模超千億美元的產(chǎn)業(yè)帝國。

DRAM的誕生為PC端、移動(dòng)端、服務(wù)器端等需要處理大容量數(shù)據(jù)的應(yīng)用奠定了技術(shù)基礎(chǔ)，包括個(gè)人電腦（1981年由IBM研發(fā)）、智能手機(jī)、商用服務(wù)器、數(shù)據(jù)中心、物聯(lián)網(wǎng)、云服務(wù)等應(yīng)用領(lǐng)域。從2000年之后，個(gè)人電腦、智能手機(jī)等應(yīng)用的爆發(fā)式增長，使DRAM在半導(dǎo)體存儲(chǔ)器市場中占據(jù)著舉足輕重的地位。

經(jīng)過數(shù)十年的成長，DRAM早已成為半導(dǎo)體主流存儲(chǔ)器之一，并成為了目前最常見的內(nèi)存產(chǎn)品，還形成了由三星、SK海力士、美光等三大巨頭為主導(dǎo)的市場格局。

從本質(zhì)上講，DRAM是一種易失性的、基于電容的、破壞性讀取形式的存儲(chǔ)器。DRAM的存儲(chǔ)單元是由一個(gè)用于存儲(chǔ)電荷的電容器和一個(gè)用于訪問電容器的晶體管組成，由于設(shè)計(jì)簡潔，因此可以實(shí)現(xiàn)極高的集成密度。

DRAM可存儲(chǔ)大量的數(shù)據(jù)，能在處理數(shù)據(jù)的同時(shí)自行刷新和刪除數(shù)據(jù)，相比于SRAM，DRAM的成本更低，存儲(chǔ)器密度更高。但DRAM也有一些缺點(diǎn)，比如讀寫速度比SRAM慢，耗電量也較大。并且在現(xiàn)實(shí)中，晶體管會(huì)有漏電電流的現(xiàn)象，這導(dǎo)致電容上所存儲(chǔ)的電荷數(shù)量并不足以正確地判別數(shù)據(jù)，而導(dǎo)致數(shù)據(jù)毀損，所以在DRAM工作時(shí)，需要定時(shí)刷新電路，克服電容漏電問題。

數(shù)十年來，摩爾定律一直是業(yè)界崇尚的黃金法則，也一直是半導(dǎo)體性能和成本的驅(qū)動(dòng)因素。早前的DRAM可以滿足業(yè)界需求，但隨著摩爾定律推進(jìn)速度放緩，DRAM工藝也步入了技術(shù)瓶頸期。

從技術(shù)進(jìn)度上看，目前DRAM芯片工藝已經(jīng)突破到了10nm級(jí)別。2022年11月中旬，美光已實(shí)現(xiàn)1β DRAM（第五代10nm級(jí)別DRAM）量產(chǎn)，據(jù)悉，該公司正在對(duì)下一代1γ（gamma）工藝進(jìn)行初步的研發(fā)設(shè)計(jì)。而三星的技術(shù)路線圖預(yù)計(jì)，2023年進(jìn)入1b nm（第五代10nm級(jí)別DRAM）工藝階段。針對(duì)DRAM芯片，隨著晶體管尺寸越來越小，芯片上集中的晶體管就越多，這意味著一片芯片能實(shí)現(xiàn)更高的內(nèi)存容量。

雖然10nm還不是DRAM的最后極限，但多年來DRAM的擴(kuò)展速度明顯放緩，新的DRAM節(jié)點(diǎn)也只是縮小一小部分，3D DRAM順勢成為了存儲(chǔ)廠商迫切想突破DRAM工藝更高極限的新路徑。

貳
平面升立體，3D DRAM跳出原框架

由上文可知，DRAM工藝突破放緩的原因主要在于存儲(chǔ)單元的簡潔結(jié)構(gòu)——由一個(gè)用于存儲(chǔ)電荷的電容器和一個(gè)用于訪問電容器的晶體管組成。業(yè)界的思路也就是顛覆這種結(jié)構(gòu)，并輔以特殊的材料，從而走向創(chuàng)新。

便于增強(qiáng)我們理解這種創(chuàng)新方式的，便是能與DRAM相媲美的存儲(chǔ)器技術(shù)NAND Flash，后者早已抵達(dá)3D世界，并且如今還跨至4D空間。

當(dāng)前對(duì)于克服DRAM物理局限性有著一定的緊迫性。此前，業(yè)界一直在嘗試減小電路線寬，來提高DRAM芯片的密度。通常來說，線寬越小，晶體管越多，集成度越高，功耗越低，速度越快。

此方法的確是達(dá)到了效果，但隨著線寬進(jìn)入10nm范圍，電容器漏電和干擾等物理限制的問題卻明顯增加。為了補(bǔ)救這種情況，業(yè)界還引入了high-k材料和極紫外（EUV）設(shè)備等新材料和新設(shè)備。但顯然，在制造10nm或更先進(jìn)的小型芯片中，現(xiàn)有的這些技術(shù)讓芯片制造商顯得心有余而力不足。

在大環(huán)境需求和供給的沖突逼迫下，讓DRAM平面2D升至3D逐漸成為了業(yè)界追求技術(shù)突破的共識(shí)。

所謂3D DRAM，其實(shí)是一種將存儲(chǔ)單元（Cell）堆疊至邏輯單元上方的新型存儲(chǔ)方式，從而可以在單位晶圓面積上實(shí)現(xiàn)更高的容量。

針對(duì)3D DRAM的構(gòu)想，BeSang公司曾經(jīng)向外公布了3D Super-DRAM技術(shù)方案。據(jù)官網(wǎng)介紹，平面DRAM是內(nèi)存單元數(shù)組與內(nèi)存邏輯電路分占兩側(cè)，3D DRAM則是將內(nèi)存單元數(shù)組堆棧在內(nèi)存邏輯電路的上方，因此裸晶尺寸會(huì)變得比較小，每片晶圓的裸晶產(chǎn)出量也會(huì)更多。

△圖片來源：BeSang

而平面DRAM的工藝微縮會(huì)越來越困難，其中的關(guān)鍵要素是儲(chǔ)存電容的高深寬比。通常來說，儲(chǔ)存電容的高深寬比會(huì)隨著組件工藝微縮而呈現(xiàn)倍數(shù)增加。所以從原理上看，3D DRAM可以有效解決平面DRAM當(dāng)前的困境。

而令業(yè)界關(guān)心的成本問題，3D DRAM使用的3D堆棧技術(shù)將實(shí)現(xiàn)可重復(fù)使用儲(chǔ)存電容，可有效降低單位成本。未來，DRAM從傳統(tǒng)2D發(fā)展至3D立體，將是大勢所趨，這對(duì)于存儲(chǔ)器市場來說，也將迎來一種擁有全新結(jié)構(gòu)的存儲(chǔ)芯片。

叁
未來增長動(dòng)力，大廠在蓄力3D DRAM

新技術(shù)發(fā)展前期，大都是艱難而緩慢的，然而這并不能阻擋企業(yè)追逐創(chuàng)新技術(shù)的步伐。在技術(shù)布局方面，美光早已開始部署3D DRAM的研發(fā)，是目前3D DRAM專利數(shù)較多的。

而三星于2021年在其DS部門內(nèi)建立了下一代工藝開發(fā)研究團(tuán)隊(duì)，開始研究。在2022年SAFE論壇上，三星列出了Samsung Foundry 的整體3DIC歷程，并表示將準(zhǔn)備用一種邏輯堆棧芯片SAINT-D，來處理DRAM堆疊問題，其設(shè)計(jì)目的是想將八個(gè)HBM3芯片集成到一個(gè)巨大的中介層芯片上。近期，三星高管表示正在加速3D DRAM的商業(yè)化。不過，目前上述企業(yè)都沒有披露該技術(shù)的更多信息。

△圖片來源：三星官網(wǎng)

通往3D DRAM道路的技術(shù)中，這里要特別提到的是HBM（High Bandwidth Memory，高帶寬存儲(chǔ)器）和無電容式IGZO（indium-gallium-zinc-oxide）技術(shù)。

HBM方面，2014年，AMD、SK海力士共同開發(fā)出HBM技術(shù)，該技術(shù)使用TSV（Through Silicon Via，硅穿孔）技術(shù)將數(shù)個(gè)DRAM芯片堆疊起來，大幅提高了容量和數(shù)據(jù)傳輸速率，自此便開啟了DRAM 3D化發(fā)展道路。

后期在三星、美光、NVIDIA、Synopsys等企業(yè)的加速競賽下，HBM內(nèi)存技術(shù)已從HBM、HBM2、HBM2E升級(jí)至HBM3標(biāo)準(zhǔn)（第四代HBM）。

TrendForce集邦咨詢認(rèn)為，AI需求持續(xù)帶動(dòng)HBM存儲(chǔ)器成長，并預(yù)估2023~2025年HBM市場年復(fù)合成長率有望成長至40~45%以上。

IGZO方面，2004年，IGZO氧化物被東京工業(yè)大學(xué)的細(xì)野教授發(fā)現(xiàn)并發(fā)表在《自然》雜志上。在2020 IEDM（International ElectronDevices Meeting）上，美國和比利時(shí)的獨(dú)立研究小組IMEC展示了無電容器DRAM。

據(jù)當(dāng)時(shí)消息顯示，這款DRAM具有兩個(gè)IGZO-TFTs，沒有存儲(chǔ)電容，這種2T0C(2 Transistor -0 Capacitor) DRAM架構(gòu)有望克服經(jīng)典1T1C DRAM密度縮放的關(guān)鍵障礙，即小單元中Si晶體管的大截止電流尺寸，以及存儲(chǔ)電容器消耗的大面積。在2021 IEDM上，IMEC再次展示了無電容DRAM，在第一次的基礎(chǔ)上進(jìn)行了改進(jìn)，保留率和耐久性都有了提高。

同時(shí)，據(jù)中科院微電子研究所的官網(wǎng)信息顯示，在2021 IEDM上，中科院微電子研究所李泠研究員團(tuán)隊(duì)聯(lián)合華為/海思團(tuán)隊(duì)首次提出了新型CAA。該結(jié)構(gòu)有效減小了器件面積，且支持多層堆疊，通過將上下兩個(gè)CAA器件直接相連，每個(gè)存儲(chǔ)單元的尺寸可減小至4F2，使IGZO-DRAM擁有了密度優(yōu)勢。

2022年，華為與中科院微電子研究所聯(lián)合提出基于基于銦鎵鋅氧IGZO-FET（由In、Ga、Zn、O組成的透明氧化物）的CAA（Channel-All-Around）構(gòu)型晶體管3D DRAM技術(shù)，此成果有望克服傳統(tǒng)1T1C結(jié)構(gòu)DRAM的微縮挑戰(zhàn)。

2023年1月，針對(duì)平面結(jié)構(gòu)IGZO-DRAM的密度問題，中科院微電子所微電子重點(diǎn)實(shí)驗(yàn)室劉明院士團(tuán)隊(duì)在垂直環(huán)形溝道結(jié)構(gòu)（CAA）IGZO FET的基礎(chǔ)上，研究了第二層器件堆疊前層間介質(zhì)層工藝的影響，驗(yàn)證了CAA IGZO FET在2T0C DARM應(yīng)用中的可靠性。該研究成果有助于推動(dòng)實(shí)現(xiàn)4F2 IGZO 2T0C-DRAM單元。

業(yè)界認(rèn)為，HBM的出現(xiàn)開啟了DRAM 3D化發(fā)展道路，無電容IGZO-DRAM也成為了實(shí)現(xiàn)高密度3D DRAM的合適候選者。但很多技術(shù)現(xiàn)還在探索中，最終能否使DRAM實(shí)現(xiàn)3D堆疊，開始新的技術(shù)方向，還暫未可知。

不過，從工藝上看，三星當(dāng)前量產(chǎn)的最尖端DRAM線寬為12nm工藝，美光已經(jīng)量產(chǎn)了10nm DRAM芯片?？紤]到目前DRAM線寬微縮至10nm將面臨的情況，業(yè)界認(rèn)為3~4年后新型DRAM商業(yè)化將成為一種必然，而不是一種方向。

從應(yīng)用領(lǐng)域上看，近年來，雖然消費(fèi)終端市場的蕭條讓存儲(chǔ)器市場步入冬季，但汽車電子、AI服務(wù)器等其他領(lǐng)域?qū)Υ鎯?chǔ)器的需求仍然不缺。而針對(duì)新型DRAM的未來，三星電子半導(dǎo)體研究所副社長兼工藝開發(fā)室負(fù)責(zé)人Lee Jong-myung于3月10日在韓國首爾江南區(qū)三成洞韓國貿(mào)易中心舉行的“IEEE EDTM 2023”上表示，3D DRAM被認(rèn)為是半導(dǎo)體產(chǎn)業(yè)的未來增長動(dòng)力。

目前3D DRAM的市場格局暫不清晰。總體而言，對(duì)DRAM芯片來說，3D DRAM將是一個(gè)新的起點(diǎn)，對(duì)存儲(chǔ)商來說，這是一次可以搶占下一個(gè)戰(zhàn)略高地的機(jī)會(huì)。