新聞中心

EEPW首頁 > EDA/PCB > 新品快遞 > Arteris推出下一代FlexNoC 5物理感知片上網(wǎng)絡(luò)IP

Arteris推出下一代FlexNoC 5物理感知片上網(wǎng)絡(luò)IP

作者: 時(shí)間:2023-02-23 來源:電子產(chǎn)品世界 收藏


本文引用地址:http://2s4d.com/article/202302/443665.htm

亮點(diǎn):

●   第五代片上網(wǎng)絡(luò)互連硅技術(shù)

●   與手動(dòng)物理迭代相比,物理收斂速度快5倍

●   使客戶能夠在時(shí)間進(jìn)度和預(yù)算限制內(nèi)實(shí)現(xiàn)PPA目標(biāo)

1677135732567509.png

致力于加速片上系統(tǒng)(SoC)創(chuàng)建的領(lǐng)先系統(tǒng) 提供商, Inc.近日宣布,推出 (NoC)互連 。 使 SoC 架構(gòu)團(tuán)隊(duì)、邏輯設(shè)計(jì)人員和集成商能夠整合跨功耗、性能和面積(PPA)的物理約束管理,以提供連接 SoC 的物理感知 IP。對(duì)于汽車、通信、消費(fèi)電子、企業(yè)計(jì)算和工業(yè)應(yīng)用,該技術(shù)使布局團(tuán)隊(duì)的迭代次數(shù)更少,物理收斂速度比手工優(yōu)化快5倍。

手動(dòng)工作流程通常包括流水線插入的多次迭代、為單元的物理布局創(chuàng)建大量約束、冗長的 NoC 布局,以及收斂到 SoC PPA 目標(biāo)的路由迭代。相比之下, 物理感知消除了這些迭代,并縮短了各種手動(dòng)步驟的持續(xù)時(shí)間,使后端物理設(shè)計(jì)時(shí)間和工作量的物理收斂速度提高了 5 倍。然后,得到的物理優(yōu)化 NoC IP 實(shí)例準(zhǔn)備輸出到物理合成,并布局布線以實(shí)現(xiàn)。

Sondrel 首席執(zhí)行官 Graham Curren 表示:“Sondrel 已在多個(gè)客戶 SoC 項(xiàng)目中部署了 FlexNoC 互連 IP,并取得了很好的效果。物理約束一直是一個(gè)重要問題,在16nm幾何尺寸以下更為重要。最新的 FlexNoC 5 具有物理感知技術(shù),使我們的 RTL 團(tuán)隊(duì)能夠驗(yàn)證架構(gòu)是否滿足物理限制,并為我們的布局布線團(tuán)隊(duì)提供更好的起點(diǎn)。我們期待與Arteris繼續(xù)合作?!?/p>

此外,F(xiàn)lexNoC 5擴(kuò)展了對(duì)Arm AMBA 5協(xié)議和IEEE 1685 IP-XACT的支持,包括與Arteris Magillem的連接流程,用于與其他SoC IP模塊的NoC集成。FlexNoC 5還支持經(jīng)過生產(chǎn)驗(yàn)證的用于汽車功能安全認(rèn)證和數(shù)據(jù)中心可靠性的Arteris彈性選項(xiàng),用于優(yōu)化內(nèi)存流量的高級(jí)內(nèi)存選項(xiàng),以及用于超大型設(shè)計(jì)的Arteris選項(xiàng)。有關(guān)FlexNoC 5的更多信息,請(qǐng)?jiān)L問 www.arteris.com/flexnoc。

Arteris總裁兼首席執(zhí)行官K. Charles Janac表示:“如果沒有物理感知,在開發(fā)SoC架構(gòu)時(shí),特別是對(duì)于16nm及以下的幾何結(jié)構(gòu),很有可能難以布局布線,甚至不可能布局布線,從而導(dǎo)致多次反復(fù),引起整體項(xiàng)目延遲風(fēng)險(xiǎn)和額外項(xiàng)目成本。借助FlexNoC 5,我們可以在項(xiàng)目早期考慮物理效應(yīng),提供物理感知的NoC IP,幫助客戶實(shí)現(xiàn)PPA目標(biāo),并按時(shí)間和預(yù)算執(zhí)行SoC項(xiàng)目?!?/p>



評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉