一種非對稱雙向可控硅靜電防護器件的設(shè)計*

*基金項目: 國家自然科學基金青年基金項目(61704145)，湖南省自科青年基金項目(2019JJ50609)

作者簡介：通信作者：汪洋，wangyang@xtu.edu.cn。

李煒峰 （1999—），男（漢族），湖南婁底人，在讀本科生，研究方向集成電路ESD防護。

0   引言

隨著集成電路工藝的不斷發(fā)展和復雜程度的提高，靜電防護的要求和需求越來越大。在許多靜電保護（ESD）器件結(jié)構(gòu)中，可控硅結(jié)構(gòu)（silicon controlled rectifier，SCR）由于擁有較強的魯棒性，較小的寄生電容和深回滯曲線被廣泛應(yīng)用于集成電路的靜電防護^[1]，但SCR 的深回滯特性也帶來了維持電壓低的缺點。一般提高維持電壓的方法是通過加入浮空P+ 增長泄放路徑的長度^[2]、通過內(nèi)鑲二極管，或者增加N+ 與P+ 對形成寄生分流二極管來實現(xiàn)^[3]。

雙向可控硅（dual directional silicon-controlled rectifier，DDSCR）是為滿足器件不論是從陽極到陰極的正向路徑，還是陰極到陽極的反向路徑都能工作而設(shè)計的^[4-5]。而一般的器件都會帶有保護環(huán)結(jié)構(gòu)以避免與其他器件產(chǎn)生寄生結(jié)構(gòu)，但這就會使原有的DDSCR 與保護環(huán)形成寄生結(jié)構(gòu)，使正反向I-V 曲線不對稱。為了消除寄生結(jié)構(gòu)的影響，傳統(tǒng)ADDSCR（Asymmetrical dual directional silicon-controlled rectifier）的結(jié)構(gòu)被提出^[6]。但傳統(tǒng)ADDSCR 的維持電壓較低，需要優(yōu)化器件來提高其維持電壓。

本文提出的非對稱雙向可控硅靜電保護器件基于0.18 μm BCD 工藝，利用電極短接相連的兩對注入?yún)^(qū)，在正向和反向電流路徑上都形成分流寄生晶體管，減小相應(yīng)阱電阻電流，減弱器件的正反饋效應(yīng)，提高器件的維持電壓；同時浮空P+ 的加入，提高了基區(qū)濃度，使SCR 路徑的晶體管放大倍數(shù)降低，從而使走埋層的路徑為主要路徑，進一步提高了維持電壓。最后采用TCAD器件仿真工具，對新器件工作原理和預(yù)期參數(shù)指標進行驗證。

1   傳統(tǒng)ADDSCR結(jié)構(gòu)與工作原理

當考慮保護環(huán)時，若普通對稱型DDSCR 陰極承受ESD 應(yīng)力，由于保護環(huán)也與陰極相連，故產(chǎn)生的ESD電流路徑與正向路徑不同，ESD 電流會經(jīng)由保護環(huán)的P+ 摻雜區(qū)流向陽極，如圖1 所示，虛線部分連接的寄生三極管T5 就產(chǎn)生了分流的作用，最終導致該器件正反向路徑不同，故正反向I-V 曲線亦不對稱。

傳統(tǒng)ADDSCR 在普通對稱型DDSCR 的基礎(chǔ)上加入了N+ 浮空摻雜區(qū)[7]，且改變了原有PNNP 的注入?yún)^(qū)形式，改為PNPN 注入?yún)^(qū)形式，其作用是使在考慮了保護環(huán)寄生結(jié)構(gòu)后，直接利用保護環(huán)形成反向路徑，避免反向ESD 電流被保護環(huán)分流，使正反向I-V 曲線對稱^[4]。

普通DDSCR 的剖面如圖1 所示，傳統(tǒng)ADDSCR的剖面圖及其等效電路如圖2 所示。

圖1 普通DDSCR的剖面圖

如圖2 所示，正反向路徑的結(jié)構(gòu)相同，其中正向路徑由寄生晶體管T1、T3 和T4 組成，反向路徑由寄生晶體管T5、T7 和T8 組成。當ESD 為正向脈沖時，正向路徑導通；當ESD 為反向脈沖時，反向路徑導通。PW 和P 外延層共同組成了SCR 路徑中寄生晶體管T3與T7 的基極。當陽極受到正的ESD應(yīng)力時，隨著電壓不斷增大，P 外延層與NW 間形成的反偏PN 結(jié)發(fā)生雪崩擊穿，由此產(chǎn)生大量的電子空穴對，當RPW 與RNW 上的壓降達到0.7 V左右時，SCR 導通，此為SCR 路徑，且N+ 浮空摻雜區(qū)可影響NW 區(qū)的濃度，減小開啟電壓。

正反向路徑中走埋層路徑的結(jié)構(gòu)也相同，分別由一個縱向的寄生晶體管T1 與T5 構(gòu)成。

2   HHVADDSCR結(jié)構(gòu)和工作原理

圖3 所示為HHVADDSCR（ high holding voltage ADDSCR ）的結(jié)構(gòu)剖面圖。與傳統(tǒng)ADDSCR 不同的是，在原有結(jié)構(gòu)的兩個PW 中分別加入一對短接的P+和N+ 注入?yún)^(qū)以及一個P+ 注入?yún)^(qū)。正反向路徑都由1 條SCR 路徑和1 條走埋層的路徑構(gòu)成。對于正向路徑，SCR 路徑的支路由1 個橫向PNP 型三極管T4、1 個橫向NPN 型三極管T3 和1 個橫向寄生分流NPN 型三極管T2 構(gòu)成；埋層的支路由1個縱向NPN 型三極管T1 構(gòu)成。對于反向路徑，SCR 路徑的支路由1 個橫向PNP 型三極管T8、1 個橫向NPN型三極管T7 和1 個橫向寄生分流NPN 型三極管T6 構(gòu)成；埋層的支路由1 個縱向NPN 型三極管T5 構(gòu)成。浮空P+ 的加入提高了基區(qū)即P 阱的濃度，同時拓展了基區(qū)的寬度，這樣，SCR 路徑的晶體管放大倍數(shù)降低，從而使走埋層的路徑為主要路徑，而走埋層的路徑比SCR 路徑更長，路徑上的電阻更大，使得器件具有更高的維持電壓。

增加的兩對N+ 與P+ 的電極短接注入?yún)^(qū)會在正向和反向電流路徑上都形成分流寄生晶體管，分別為T2和T6，減小對應(yīng)阱電阻RPW 電流，減弱SCR 的正反饋效應(yīng)，提高器件的維持電壓，同時由于寄生晶體管T2的分流作用，進一步減小了SCR 路徑的電流，更加確保埋層路徑成為主要的泄放路徑，而且拓展了基區(qū)寬度，進一步提高了維持電壓。

從上述原理分析來看，HHVADDSCR 克服了傳統(tǒng)ADDSCR 維持電壓較低的缺點，避免了閂鎖。

3   TCAD仿真與分析

本文采用Silvaco TCAD 進行器件仿真分析，估計器件維持電壓和觸發(fā)電壓，仿真時加在器件兩端的電流采用從（0~1）mA 等時間間隔取樣，得到I-V 特性曲線。TCAD 模擬當ESD 脈沖到達時，傳統(tǒng)ADDSCR 的電荷密度圖如圖4 所示，HHVADDSCR 的電荷密度圖如圖5所示。

圖4 傳統(tǒng)ADDSCR的電荷密度圖

圖5 HHVADDSCR的電荷密度圖

仿真結(jié)果表明，HHVADDSCR 的電流泄放的主要路徑為走埋層路徑，且用于分流的寄生晶體管起到了分流作用，與前面的理論分析相符，走埋層的路徑成為了主要的電流泄放路徑。

經(jīng)TCAD 仿真，在相同的電流邊界條件下，傳統(tǒng)ADDSCR 的I-V 特性曲線如圖6 所示，HHVADDSCR的I-V 特性曲線如圖7 所示。

圖6 傳統(tǒng)ADDSCR的I-V特性曲線圖

圖7 HHVADDSCR的I-V特性曲線圖

仿真結(jié)果表明，當電流增加到100 mA 時，I-V 曲線已出現(xiàn)2 個拐點，第1 個拐點為第1 次擊穿電壓點，第2 個拐點為箝位電壓點，用這2 個點來分別估計觸發(fā)電壓和維持電壓，則傳統(tǒng)ADDSCR 的觸發(fā)電壓大約為39.5 V，維持電壓大約為18 V；HHVADDSCR 的觸發(fā)電壓大約為39.2 V， 維持電壓大約為29.4 V。則HHVADDSCR 的觸發(fā)電壓與傳統(tǒng)ADDSCR 基本相同，維持電壓得到了提升。

4   結(jié)束語

本文提出了一種高維持電壓的HHVADDSCR，通過浮空P+ 的加入，提高了基區(qū)即P 阱濃度，使SCR 路徑的晶體管放大倍數(shù)降低，從而使走埋層的路徑為主要路徑，而走埋層的路徑比SCR 路徑更長，路徑上的電阻更大，使得器件具有更高的維持電壓；通過加入電極短接相連的兩對注入?yún)^(qū)，在正向和反向電流路徑上都形成了分流寄生晶體管，減小相應(yīng)阱電阻的電流，減弱SCR 的正反饋效應(yīng)，提高器件的維持電壓，同時由于寄生晶體管分流，進一步減小了SCR 路徑的電流，使走埋層的路徑變?yōu)橹饕窂剑M一步提高了維持電壓。通過提高維持電壓，使得本器件能夠應(yīng)運于ESD保護設(shè)計，使其維持電壓高于內(nèi)部芯片的工作電壓，有效地保護了內(nèi)部芯片，遠離閂鎖的風險。

參考文獻：

[1] 韓燕,董樹榮.集成電路ESD防護設(shè)計理論、方法與實踐 [M].北京:科學出版社,2014:51-54.

[2] CHEN X,WANG Y,JIN X,et al.An ESD robust high holding voltage dual-direction SCR with symmetrical I-V curve by inserting a floating P+ in PWell [J].Solid State Electronics,2019,160:107-627.

[3] HUANG X,LIU Z,FAN L,et al.High holding voltage SCR with Shunt-transistors to avoid the latch-up effect[C].2016 IEEE International Nanoelectronics Conference,2016.

[4] KER M,HSU K.Overview of on-chip electrostatic discharge protection design with SCR-based devices in CMOS integrated circuits[J].IEEE Trans Device Mater Reliab June 2005,5(2):235-49.

[5] ZHAN C R,BESSE P,LAINE J,et al.High-Performance bi-directional SCR developed on a 0.13um SOI-based smart power technology for automotive applications[C].39th Electrical Overstress/Electrostatic Discharge Symposium (EOS/ESD).Tucson,AZ 2017;2017:1–7.

[ 6 ] ZHAN C R , G I L L C, H ONG C, e t a l . H i g h - v o l t a g e asymmetrical bi-directional device for system-level ESD protection of automotive applications on a BiCMOS technology[C].2013 35th Electrical Overstress/Electrostatic Discharge Symposium.Las Vegas,NV,2013:1-8.

[7] KO J,KIM H,JEON J.Gate bounded diode triggered high holding voltage SCR clamp for on-chip ESD protection in HV ICs [C].Electrical Overstress/Electrostatic Discharge Symposium.Las Vegas,NV 2013;2013:1–8.

（本文來源于《電子產(chǎn)品世界》雜志2021年7月期）