新聞中心

EEPW首頁 > EDA/PCB > 業(yè)界動(dòng)態(tài) > 曝 AMD 3nm Zen 5 處理器采用大小核設(shè)計(jì)

曝 AMD 3nm Zen 5 處理器采用大小核設(shè)計(jì)

作者: 時(shí)間:2021-04-28 來源:IT之家 收藏

  4月27日消息英特爾已經(jīng)確認(rèn)其12代酷睿Alder Lake將采用類似大小核的設(shè)計(jì)。現(xiàn)在,外媒VideoCardz報(bào)道, 3nm工藝Zen 5架構(gòu)也將采用大小核設(shè)計(jì)。

本文引用地址:http://2s4d.com/article/202104/424986.htm

  外媒稱,目前正在開發(fā)代號(hào)為Pheonix的Zen4架構(gòu),將于2022年推出,采用臺(tái)積電5nm工藝并支持DDR5內(nèi)存,還將采用RDNA核顯。

  另外,爆料稱Zen 5架構(gòu)代號(hào)為“Strix Point”,采用臺(tái)積電3nm工藝生產(chǎn)。Zen5 APU也將采用大小核設(shè)計(jì),最多采用8大核+4個(gè)核的設(shè)計(jì)。另外其內(nèi)存系統(tǒng)也重新進(jìn)行了設(shè)計(jì)。 Zen5“Strix Point”計(jì)劃在2024年推出。



關(guān)鍵詞: AMD 處理器

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉