看看國外廠商正在發(fā)力研究的這些新技術(shù)

　　但I(xiàn)MEC的研究人員宣稱他們找到了新的解決方法。

　　首先我們先看一下其原理。所有的DRAM存儲(chǔ)器都包括電容器—晶體管對(duì)的陣列，他們通過充放電將其數(shù)據(jù)作為電荷存儲(chǔ)在電容器中;電荷的存在表示“1”，不存在時(shí)是“0”。這些數(shù)字的操作是計(jì)算機(jī)編程的基礎(chǔ)。但由于空間限制，使得難以在Pitch內(nèi)封裝足夠的電容，因此業(yè)界難以將DRAM擴(kuò)展到16nm及更小的工藝制程。

　　IMEC研究人員則表示，他們使用了使用新的介電材料(SrTiO3或STO)，并使用原子層沉積(ALD)工藝去Pattern，打造了11nm的柱狀電容。通過調(diào)整電容器和生長(zhǎng)它的SrRuO3(SRO)外延模板的材料特性，研究人員實(shí)現(xiàn)了非常高的介電常數(shù)(k～118)和低漏電(±1V時(shí)10-7 A / cm2)。這意味著可以使用柱形電容器代替現(xiàn)有的杯形電容器，而不會(huì)在降低數(shù)據(jù)存儲(chǔ)能力方面付出太多代價(jià)。這些結(jié)果使STO電容器適用于16nm和更小DRAM的持續(xù)縮放。

　　IBM在多個(gè)新領(lǐng)域的探討

　　普通人對(duì)于IBM的了解，就是他們?cè)?jīng)的PC和Power處理器，但其實(shí)過去多年來，IBM在很多先進(jìn)半導(dǎo)體科技上的研發(fā)領(lǐng)先于很多廠商，在本屆的IEDM2018上，他們也帶來多個(gè)對(duì)未來技術(shù)發(fā)展的想法分享：

　　首先是Electrochemical Synaptic Cell。

　　按照IBM的說法，我們現(xiàn)在為神經(jīng)形態(tài)計(jì)算研發(fā)的Synaptic Cell (如RRAM和PCM等非易失性存儲(chǔ)技術(shù))具有非理想的切換特性(例如，不對(duì)稱的重量更新(asymmetric weight update)，有限的耐用性(limited endurance)和高水平隨機(jī)性(elevated levels of stochasticity)或隨機(jī)行為(random behavior)))。

　　為解決這些問題，IBM研究人員將介紹一種新型可擴(kuò)展電化學(xué)隨機(jī)存取存儲(chǔ)器(electrochemical random access memory，簡(jiǎn)稱ECRAM)器件，該器件基于氧化鎢(WO3)中的鋰(Li)離子嵌入，可用作可擴(kuò)展的synaptic cell。這些非易失性ECRAM顯示出高水平的開關(guān)對(duì)稱性和線性度，良好的數(shù)據(jù)保持能力，以及多達(dá)1，000個(gè)離散電導(dǎo)水平，這可用于大型存儲(chǔ)器陣列中的多級(jí)操作。

　　研究人員還展示了這個(gè)器件成功的高速編程能力。他們使用5ns脈沖寬度和300x300nm2 ECRAM器件。對(duì)于縮放的100x100nm2器件，預(yù)計(jì)具有1 fJ的超低開關(guān)能量?；趯?shí)驗(yàn)數(shù)據(jù)的MNIST圖像識(shí)別模擬顯示96%的準(zhǔn)確度。

　　其次，解決內(nèi)存計(jì)算的主要挑戰(zhàn);

　　李飛在文章《內(nèi)存內(nèi)計(jì)算，下一代計(jì)算的新范式?》中說到了“內(nèi)存墻”問題，而IBM在IEDM 2018上帶來了解決基于PCM內(nèi)存內(nèi)計(jì)算的一個(gè)大挑戰(zhàn)——“精度有限”。他們提出了一種設(shè)備級(jí)解決方案，也就是他們所說的Proj-PCM。

　　據(jù)介紹，這個(gè)方案可以實(shí)現(xiàn)AI相關(guān)計(jì)算所需的標(biāo)量乘法數(shù)學(xué)(scalar multiplication mathematics)的高精度(8位)和低功率(60 nW)。相變材料是高度非線性的，新穎的Proj-PCM器件采用所謂的projection segment(金屬電阻器)，以便在讀取存儲(chǔ)器時(shí)穩(wěn)定材料的電導(dǎo)(electrical conductance)，從而降低噪聲和溫度漂移。他們構(gòu)建了一個(gè)用于圖像識(shí)別的單層神經(jīng)網(wǎng)絡(luò)，包括30個(gè)Proj-PCM設(shè)備并對(duì)其進(jìn)行離線訓(xùn)練，之后即使在高溫下也能表現(xiàn)出無差錯(cuò)的模式識(shí)別性能。

　　這個(gè)方案具有存儲(chǔ)和處理數(shù)據(jù)的雙重功能，其單獨(dú)的架構(gòu)調(diào)整可以將能耗降低90%以上，并且相變存儲(chǔ)器(PCM)可以獲得額外的性能提升。該屬性使其能夠執(zhí)行計(jì)算，研究人員預(yù)測(cè)的PCM(Proj-PCM)使PCM在很大程度上不受電導(dǎo)變化的影響，從而實(shí)現(xiàn)比以前更高的精度。按照論文介紹，這個(gè)方案不但能夠以 8-bit 精度訓(xùn)練深度學(xué)習(xí)模型，同時(shí)保持圖像、速度、文本數(shù)據(jù)集類別的模型精度。

　　除此之外，IBM還在探索用III-V族材料代替Si溝道材料的方法。

　　他們表示，III-V材料提供了硅沒有的幾個(gè)優(yōu)點(diǎn)：如較低的有效質(zhì)量，較高的遷移率和直接的帶隙，這使它們更適合光子和隧道器件。硅已經(jīng)并將繼續(xù)成為電子行業(yè)的首選半導(dǎo)體，因?yàn)镾i豐富，低成本，堅(jiān)固并且在高質(zhì)量SiO 2氧化物方面提供理想的鈍化。為了結(jié)合兩者的優(yōu)點(diǎn)，在Si上集成III-V材料具有很高的技術(shù)和經(jīng)濟(jì)意義，并且已經(jīng)被追求了多年。

　　如下圖所示，與基于Si的電路緊密“聯(lián)系”的III-V器件可以提高系統(tǒng)性能，甚至可以實(shí)現(xiàn)新的應(yīng)用領(lǐng)域，預(yù)期其系統(tǒng)制造成本將顯著低于分立芯片封裝方法。

Si上III-V材料和器件的各種應(yīng)用空間的示意圖

　　他們開發(fā)了一種新的外延生長(zhǎng)方法，在在Si上沉積III-V材料，從而獲得良好的材料質(zhì)量。最重要的一點(diǎn)是，該工藝與CMOS工藝兼容，這就是他們所謂的“模板輔助選擇性外延”(Template-Assisted-Selective-Epitaxy，縮寫TASE)工藝。

　　據(jù)介紹，IBM的這個(gè)工藝設(shè)計(jì)是為了將高遷移率材料集成成納米級(jí)別的sheets而設(shè)計(jì)的，他們也Si上集成了高性能InGaAs GAA nanosheet N-FETs。據(jù)報(bào)道，Nanosheets的厚度可以做到10nm，晶體管的柵極長(zhǎng)度小于40nm，且柵極金屬環(huán)繞通道，以實(shí)現(xiàn)最佳的柵極控制。

　　Si上集成三五族材料的范例

　　這些器件具有出色的電流驅(qū)動(dòng)能力(Ion =355μA/μm)，以及72 mV / decade的亞閾值擺幅(subthreshold swing)。研究人員表示，通過縮放柵極長(zhǎng)度/nanoshee尺寸可以進(jìn)一步提高器件性能，且這些器件與當(dāng)前的硅制造工具兼容。

Template-Assisted-Selective-Epitax

　　在這場(chǎng)大會(huì)上，還有量子計(jì)算、無線通信、寬帶系功率電子和存儲(chǔ)等多方面的分享。正是在一代代研究人員的努力下，我們才有了今天的電子世界。相信更美好的未來值得期待。