基于同步降壓DC/DC調(diào)整器的供電模塊設(shè)計(jì)

隨著工藝技術(shù)的發(fā)展與市場(chǎng)需求，超大規(guī)模、高速、低功耗的新型現(xiàn)場(chǎng)可編程邏輯器件(FPGA)不斷推出，給電路設(shè)計(jì)帶來極大的方便。在采用大規(guī)模FPGA的開發(fā)系統(tǒng)中，供電模塊的設(shè)計(jì)將直接影響到系統(tǒng)的穩(wěn)定性，因此設(shè)計(jì)出高效、穩(wěn)定的供電模塊顯得尤為重要。本文以可擴(kuò)展網(wǎng)絡(luò)交換調(diào)度系統(tǒng)的FPGA驗(yàn)證平臺(tái)為例，介紹FPGA供電模塊的設(shè)計(jì)方法。

目前，F(xiàn)PGA、DSP等芯片的電源供電方案主要有三種：低壓差線性穩(wěn)壓器(LDO)、電源模塊和開關(guān)穩(wěn)壓電源。其中采用集成FET的稱為DC/DC調(diào)整器，采用非集成FET的稱為DC/DC控制器。

LDO的基本原理是根據(jù)負(fù)載電阻的變化情況調(diào)節(jié)自身的內(nèi)阻，從而保證穩(wěn)壓器輸出端的電壓不變，因此LDO只適用于降壓變換。其具體效果與輸入/輸出電壓比有關(guān)，變換效率可以簡(jiǎn)單地看作輸出與輸入電壓之比。由于采用線性調(diào)節(jié)原理，瞬態(tài)特性好。LDO本質(zhì)上沒有輸出紋波，但隨著LDO的輸入/輸出電壓差別增大或者輸出電流增加，LDO的發(fā)熱比會(huì)成比例增大，所以在散熱控制方面要求很高。LDO穩(wěn)壓器為電流輸出要求較低的應(yīng)用提供了體積小且廉價(jià)的解決方案。

DC/DC調(diào)整器利用了磁場(chǎng)儲(chǔ)能，無論升壓、降壓或是兩者同時(shí)進(jìn)行，都可以實(shí)現(xiàn)相當(dāng)高的變換效率。由于變換效率高，因此發(fā)熱很小，散熱處理得以簡(jiǎn)化，所以DC/DC調(diào)整器一般不再需要附加一個(gè)成本較高、面積較大的散熱器。考慮到DC/DC調(diào)整器集成有FET，使用時(shí)只需外接一個(gè)電感和必不可少的輸入電容和輸出電容，故可以使整個(gè)解決方案的空間利用率大大提高，尤其對(duì)于需要大電流的FPGA來說十分理想。由于是開關(guān)穩(wěn)壓器電源，與LDO相比，DC/DC 調(diào)整器輸出紋波電壓較大、瞬時(shí)恢復(fù)時(shí)間較慢、容易產(chǎn)生電磁干擾(EMI)。要取得低紋波、低EMI、低噪聲的電源，關(guān)鍵在于電路設(shè)計(jì)，尤其是輸入/輸出電容、輸出電感的選擇和布局。DC/DC調(diào)整器占用面積較大。

DC/DC控制器和DC/DC調(diào)整器的差別主要是沒有內(nèi)置的FET。因此，設(shè)計(jì)者可以選用有特定導(dǎo)通電阻的外接FET晶體管，并根據(jù)應(yīng)用的需要調(diào)整電流，使設(shè)計(jì)具有很大的靈活性，這在需要十幾甚至幾十安培電流的特大規(guī)模FPGA開發(fā)系統(tǒng)中非常有用。與DC/DC調(diào)整器相比，采用這種方案設(shè)計(jì)，既要選擇適當(dāng)?shù)妮斎腚娙?輸出電容、輸出電感，又要選擇符合要求的FET，增加了設(shè)計(jì)難度和總成本。此外，由于FET外置，占用空間也相對(duì)較大。

電源模塊從原理上來說是個(gè)開關(guān)穩(wěn)壓器，所以它的效率非常高。相對(duì)于普通開關(guān)穩(wěn)壓器，它的集成度更高，因此外圍只需要一個(gè)輸入電容和一個(gè)輸出電容即可工作，設(shè)計(jì)簡(jiǎn)便，適合要求開發(fā)周期非常短的應(yīng)用。它一般以可插拔的形式給出。由于電源模塊上集成了幾乎所有可以集成的東西，靈活性相對(duì)較差，價(jià)格也相對(duì)較高。

器件選型與功能介紹

本文中的交換調(diào)度系統(tǒng)的FPGA驗(yàn)證平臺(tái)采用4片Xilinx VirtexII FPGA作為網(wǎng)絡(luò)包調(diào)度器實(shí)現(xiàn)可擴(kuò)展的交換調(diào)度功能，其中VirtexII的核心電壓VCCINT為1.5V，輔助電壓VCCAUX和輸出驅(qū)動(dòng)電壓 VCCO均為3.3V。由于需要對(duì)4片F(xiàn)PGA供電，電源板面積較大。為了調(diào)試方便，對(duì)整個(gè)供電電路采用單獨(dú)設(shè)計(jì)制板，根據(jù)器件和系統(tǒng)的要求，本設(shè)計(jì)采用 DC/DC調(diào)整器方案。

采用DC/DC調(diào)整器的供電方案雖然有多種，但考慮到每個(gè)供電模塊需要對(duì)兩片F(xiàn)PGA供電，而且通過仿真估算出的每片F(xiàn)PGA的最大電流為2A左右，加上一定的裕量，因此需要單個(gè)供電模塊最大能夠提供6A左右的電流。

TPS54610是TI公司專門為DSP、ASIC和FPGA等多芯片系統(tǒng)供電而設(shè)計(jì)的一款低電壓輸入、大電流輸出的同步降壓DC/DC調(diào)整器，內(nèi)含 30MΩ、12A峰值電流的MOSFET開關(guān)管，最大可輸出6A電流。輸出電壓從0.9V到3.3V可調(diào)，誤差率為1%。開關(guān)頻率可固定在350kHz或 550kHz,也可以在280kHz到700kHz之間調(diào)整。另外，它還具有限流電路、低壓閉鎖電路和過熱關(guān)斷電路。而且TPS54610的集成化設(shè)計(jì)又減少了元件數(shù)量和體積，因此，可廣泛用于低電壓輸入、大電流輸出的分散電源系統(tǒng)中。經(jīng)過分析，采用兩片TPS54610為兩片F(xiàn)PGA供電的方案。

TPS54610采用28腳TSSOP封裝，其引腳排列如圖1所示。各引腳功能如下：

·AGND(1腳)：模擬地。

·VSENSE(2腳)：誤差放大反饋輸入，通過補(bǔ)償網(wǎng)絡(luò)/輸出分壓器連接輸出電壓。

·COMP(3腳)：誤差放大器輸出，COMP腳與VSENSE腳間應(yīng)接頻率補(bǔ)償電路。

·PWRGD(4腳)：當(dāng)VSENSE端的電壓高于Vref的90%時(shí)，輸出為高，否則為低。

·BOOT(5腳)：自舉電路輸出，在BOOT腳和PH腳之間應(yīng)連接0.022μF～0.1μF的電容。

·PH(6～14腳)：相輸出，功率MOSFET高低端與輸出電感的連接點(diǎn)。

·PGND(15～19腳)：電源地，使用時(shí)應(yīng)與AGND單點(diǎn)連接。

·VIN(20～24腳)：電源輸入，與PGND間應(yīng)連接10μF的電容。

·VBIAS(25腳)：內(nèi)部偏壓調(diào)節(jié)，與AGND引腳間應(yīng)接一個(gè)0.1μF～1μF的陶瓷電容。

·SS/ENA(26腳)：軟啟動(dòng)/輸入輸出使能端，可提供控制器允許工作邏輯信號(hào)。 該腳的另一個(gè)功能是通過外接電容設(shè)置軟啟動(dòng)時(shí)間。