基于同步降壓DC/DC調(diào)整器的供電模塊設(shè)計(jì)

TPS54610的PCB線路連接模型?？梢钥吹?，輸入電壓腳VIN都連在一起，通過輸入旁路電容C1與PGND(電源地)相連，C1為低等效串聯(lián)電阻陶瓷電容。為了減少噪聲的影響，PCB設(shè)計(jì)時(shí)C1、C2應(yīng)盡可能靠近VIN和PGND腳。

TPS54610有兩個(gè)地，即電源地PGND和模擬地AGND。電源地連接嘈雜的功率信號，模擬地連接所有噪聲敏感信號。兩個(gè)地之間一旦注入噪聲就會(huì)降低TPS54610的性能，還會(huì)引起控制信號和偏置出現(xiàn)問題，尤其在高速電路中表現(xiàn)得尤為明顯。因此，通常將電源地與模擬地分開布線，并在一點(diǎn)上相連。用一個(gè)單獨(dú)的比較寬的導(dǎo)線作為模擬地，它連接頻率設(shè)置電阻R1，慢啟動(dòng)電容C3和偏置電容C4的接地端，并與TPS54610的AGND腳相連。

為了解決TPS54610芯片的散熱問題，在其底面有一塊暴露的PowerPAD區(qū)，制作PCB板時(shí)應(yīng)將它與頂層地相接并用過孔將頂層地與PCB的地相連。過孔還可以用在輸入和輸出濾波電容的接地端。直接連接到電源地上的器件只有輸入濾波電容和旁路電容、輸出濾波電容和 PGND腳。

PH腳與輸出電感L1相連，由于連接電路是開關(guān)節(jié)點(diǎn)，所以L1要盡可能地靠近PH腳。另外，PH腳連接在一起的區(qū)域要盡可能小以防止過多的電容耦合。從圖中可以看到，PH腳通過C8連接到BOOT腳，布線時(shí)C8要盡可能靠近IC，使連線盡可能短。輸出濾波電容C9連接在VOUT和PGND間，其輸出端、L1的輸出端、PH腳和PGND腳之間組成的環(huán)路越小越好。

最后要進(jìn)行布線和敷銅。敷銅時(shí)，輸入輸出信號線應(yīng)盡量避免相鄰平行，最好加線間地線，以免發(fā)生反饋耦合;電源和地的導(dǎo)線應(yīng)盡可能用寬線，印制導(dǎo)線的拐彎處一般取圓弧形;盡量避免使用大面積銅箔，必須用大面積銅箔時(shí)，最好用柵格狀。

根據(jù)上述原則設(shè)計(jì)出的電路經(jīng)實(shí)際測試，電源各項(xiàng)指標(biāo)均符合系統(tǒng)要求。其中，輸出的核心電壓VCCINT為1.5V，電流為6A;輔助電壓VCCAUX為3.3V，電流為250mA;輸出驅(qū)動(dòng)電壓VCCO為3.3V，電流為5.75A。

FPGA供電模塊的設(shè)計(jì)，在選擇方案時(shí)，要綜合考慮系統(tǒng)要求、成本、效率、設(shè)計(jì)靈活性及封裝等眾多因素，做出全面的折衷考慮，既滿足設(shè)計(jì)要求，又降低設(shè)計(jì)復(fù)雜度和成本。