新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > FPGA設(shè)計(jì)者需要練好5項(xiàng)基本功

FPGA設(shè)計(jì)者需要練好5項(xiàng)基本功

作者: 時(shí)間:2017-06-05 來源:網(wǎng)絡(luò) 收藏

記得《佟林傳》里,佟林練的基本功是“繞大樹、解皮繩”,然后才練成了什么“鬼影隨行、柳葉綿絲掌”。

在我看來,成為一名說得過去的設(shè)計(jì)者,需要練好5項(xiàng)基本功:、、、調(diào)試、驗(yàn)證。

需要強(qiáng)調(diào)的一點(diǎn)是,以上基本功是針對設(shè)計(jì)者來說的,不是針對IC設(shè)計(jì)者的。對于IC設(shè)計(jì),我不懂,所以不敢妄言。

對于設(shè)計(jì)者來說,練好這5項(xiàng)基本功,與用好相應(yīng)的EDA工具是同一過程,對應(yīng)關(guān)系如下:

1. :Modelsim, Quartus II(Simulator Tool)
2. :Quartus II (Compiler Tool, RTL Viewer, Technology Map Viewer, Chip Planner)
3. 時(shí)序:Quartus II (TimeQuest Timing Analyzer, Technology Map Viewer, Chip Planner)
4. 調(diào)試:Quartus II (SignalTap II Logic Analyzer, Virtual JTAG, Assignment Editor)
5. 驗(yàn)證:Modelsim, Quartus II(Test Bench Template Writer)

掌握HDL語言雖然不是FPGA設(shè)計(jì)的全部,但是HDL語言對FPGA設(shè)計(jì)的影響貫穿于整個(gè)FPGA中,與FPGA設(shè)計(jì)的5項(xiàng)基本功是相輔相成的。

對于FPGA設(shè)計(jì)者來說,用好“HDL語言的可子集”可以完成FPGA設(shè)計(jì)50%的工作——設(shè)計(jì)編碼。

練好、綜合、這3項(xiàng)基本功,對于學(xué)習(xí)“HDL語言的可綜合子集”有如下幫助:

1. 通過仿真,可以觀察HDL語言在FPGA中的邏輯行為。
2. 通過綜合,可以觀察HDL語言在FPGA中的物理實(shí)現(xiàn)形式。
3. 通過,可以分析HDL語言在FPGA中的物理實(shí)現(xiàn)特性。

對于FPGA設(shè)計(jì)者來說,用好“HDL語言的驗(yàn)證子集”,可以完成FPGA設(shè)計(jì)另外50%的工作——調(diào)試驗(yàn)證。

1. 搭建驗(yàn)證環(huán)境,通過仿真的手段可以檢驗(yàn)FPGA設(shè)計(jì)的正確性。
2. 全面的仿真驗(yàn)證可以減少FPGA硬件調(diào)試的工作量。
3. 把硬件調(diào)試與仿真驗(yàn)證方法結(jié)合起來,用調(diào)試解決仿真未驗(yàn)證的問題,用仿真保證已經(jīng)解決的問題不在調(diào)試中再現(xiàn),可以建立一個(gè)回歸驗(yàn)證流程,有助于FPGA設(shè)計(jì)項(xiàng)目的維護(hù)。

FPGA設(shè)計(jì)者的這5項(xiàng)基本功不是孤立的,必須結(jié)合使用,才能完成一個(gè)完整的FPGA。反過來說,通過完成一個(gè)完整的,才能最有效地練習(xí)這5項(xiàng)基本功。對這5項(xiàng)基本功有了初步認(rèn)識,就可以逐個(gè)深入學(xué)習(xí)一些,然后把學(xué)到的知識再次用于完整的設(shè)計(jì)流程。如此反復(fù),就可以逐步提高設(shè)計(jì)水平。采用這樣的循序漸進(jìn)、螺旋式上升的方法,只要通過培訓(xùn)入了門,就可以自學(xué)自練,自我提高。

市面上出售的有關(guān)FPGA設(shè)計(jì)的書籍為了保證結(jié)構(gòu)的完整性,對FPGA設(shè)計(jì)的每一個(gè)方面分開介紹,每一方面雖然深入,但是由于缺少其他相關(guān)方面的支持,讀者很難付諸實(shí)踐,只有通讀完全書才能對FPGA設(shè)計(jì)獲得一個(gè)整體的認(rèn)識。這樣的書籍,作為工程培訓(xùn)指導(dǎo)書不行,可以作為某一個(gè)方面進(jìn)階的參考書。如何使用現(xiàn)有的書籍進(jìn)行自學(xué),這是后話。

對于新入職的員工來說,他們往往對FPGA的整體設(shè)計(jì)流程有了初步認(rèn)識,5項(xiàng)基本功的某幾個(gè)方面可能很扎實(shí)。但是由于某個(gè)或某幾個(gè)方面能力的欠缺,限制了他們獨(dú)自完成整個(gè)設(shè)計(jì)流程的能力。入職培訓(xùn)的目的就是幫助他們掌握整體設(shè)計(jì)流程,培養(yǎng)自我獲取信息的能力,通過幾個(gè)設(shè)計(jì)流程來回的訓(xùn)練,形成自我促進(jìn)、自我發(fā)展的良性循環(huán)。在這一過程中,隨著對工作涉及的知識的廣度和深度的認(rèn)識逐步清晰,新員工的自信心也會(huì)逐步增強(qiáng),對個(gè)人的發(fā)展方向也會(huì)逐步明確,才能積極主動(dòng)地參與到工程項(xiàng)目中來。

本文引用地址:http://2s4d.com/article/201706/349127.htm


評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉