Mentor Graphics Verification Academy 新增 SystemVerilog 課程和模式庫以擴(kuò)展工程師的專業(yè)知識和資源

　　Mentor Graphics 公司為 Verification Academy 增加全新的 SystemVerilog 課程和模式庫以幫助驗(yàn)證工程師提高專業(yè)技能、生產(chǎn)率及設(shè)計質(zhì)量。針對 UVM 驗(yàn)證的 SystemVerilog 面向?qū)ο缶幊?(OOP) 課程由一位業(yè)內(nèi)資深的 SystemVerilog 專家開發(fā)，可幫助工程師擴(kuò)展 SystemVerilog 技能并在新概念、新技術(shù)與新方法學(xué)方面保持與時俱進(jìn)?？晒┧阉鞯耐ㄓ媚Ｊ綆鞛榉磸?fù)出現(xiàn)的普遍問題提供解決方案，讓組織能夠記錄并分享最佳實(shí)踐，從而提升驗(yàn)證效率和最終設(shè)計質(zhì)量。

　　“Verification Academy 為基于 UVM 的驗(yàn)證來說是一個全面、簡明且易于訪問的資源。通過新增的模式庫，學(xué)院現(xiàn)可提供基于實(shí)例且可供搜索的驗(yàn)證設(shè)計模式庫，”SEAKR 工程公司首席 ASIC 驗(yàn)證工程師 Brian Mathewson 說道，“Verification Academy 由 Mentor Graphics 業(yè)內(nèi)頂級應(yīng)用工程師提供支持，為提升驗(yàn)證技能提供所需資源以縮短設(shè)計和驗(yàn)證周期。”

　　業(yè)內(nèi)對 SystemVerilog 技能的需求極高。Verification Academy 為本次新課程邀請了業(yè)界公認(rèn)的專家 Dave Rich，他參與了 SystemVerilog 的初始開發(fā)及標(biāo)準(zhǔn)化，并繼續(xù)為擴(kuò)展 SystemVerilog 的功能和價值作出杰出貢獻(xiàn)。針對 UVM 驗(yàn)證的 SystemVerilog OOP 課程幫助工程師提升 SystemVerilog 技能，以便利用行業(yè)所需的高級驗(yàn)證工具和技術(shù)。

　　設(shè)計和驗(yàn)證模式為許多現(xiàn)代工程問題提供優(yōu)化且可重復(fù)使用的解決方案。在驗(yàn)證中，這一成熟有效的工具便于在項(xiàng)目組內(nèi)分享最佳實(shí)踐及培養(yǎng)技能。Mentor 一直致力于創(chuàng)建易于搜索、隨時可用且可供引用的模式庫，從而擴(kuò)展驗(yàn)證模式的應(yīng)用。新模式庫由軟件仿真測試平臺的編碼擴(kuò)展到更普遍的驗(yàn)證問題，例如指定斷言、定義輸入激勵和分析等。內(nèi)容涉及到整個驗(yàn)證領(lǐng)域的各個方面——從規(guī)范到方法論，再到實(shí)施。該模式庫引入了一套系統(tǒng)化的模式組織與記錄步驟，適用于軟件仿真和硬件仿真等所有驗(yàn)證引擎。

　　“SystemVerilog 在業(yè)內(nèi)的采用率超過 75%，因而成為現(xiàn)今最主要的驗(yàn)證語言。我們?nèi)碌?Verification Academy SystemVerilog 課程與其他熱門 UVM 課程一同為提升驗(yàn)證技能提供卓越的教育資源，”Mentor 設(shè)計驗(yàn)證技術(shù)部首席科學(xué)家 Harry Foster 說道，“ Verification Academy 全新的模式庫易于搜索、可供引用和關(guān)聯(lián)，為許多具有挑戰(zhàn)性的斷言規(guī)范和 UVM 測試平臺問題提供久經(jīng)驗(yàn)證的解決方案。”