【IITC/AMC 2016】5nm工藝IC布線技術(shù)發(fā)展方向明確

　　由IEEEElectronDeviceSociety主辦的半導(dǎo)體互連(布線)技術(shù)相關(guān)國際會議“IEEEInternationalInterconnectTechnologyConference(IITC)2016”于5月23～26日在美國圣荷西舉辦。這是該會議時隔兩年再次回到美國，共有超過230人參加，展開了積極的討論。

　　IITC2016的論文數(shù)量為一般口頭演講(包括主題演講)45件，展板發(fā)表33件。一般演講按領(lǐng)域劃分，涵蓋硅化物的“MUP(MaterialsandUnitProcesses)-Metal”領(lǐng)域最多，占36%，其次是“MUP-ILD(絕緣膜)”領(lǐng)域的16%，體現(xiàn)出了與AMC(AdvancedMetallizationConference)聯(lián)合舉辦的效果。之后依次是“ProcessIntegration”領(lǐng)域和“NovelSystems”領(lǐng)域(均為14%)、“3DSystems”領(lǐng)域(12%)、“Reliability”領(lǐng)域(9%)。按機構(gòu)劃分，產(chǎn)業(yè)界占37%、大學(xué)占29%，其余為研究機構(gòu)。與2015年相比，產(chǎn)業(yè)界的論文有所增加，內(nèi)容也大多是實現(xiàn)5nm工藝所需的更具現(xiàn)實性的技術(shù)。

　　在正式會議的前一天舉辦了工作會議，因為學(xué)會參加費包括了工作會議的費用，所以現(xiàn)場座無虛席。在會上，演講者介紹了銅布線的替代技術(shù)和新型輸送方式、腦型計算機等最新研究結(jié)果。在次日開幕的正式會議上，演講者按照上述領(lǐng)域劃分，發(fā)表了論文演講。Keynote(主題演講)的內(nèi)容包括ProcessIntegration、MUP-ILD、MUP-Metal、Reliability、Contact&Silicide、3DSystems。下面就來介紹一下工作會議及正式會議的演講內(nèi)容。

　　討論銅布線替代技術(shù)和新型輸送方式等

　　在工作會議上，演講者介紹了銅布線替代技術(shù)和新型輸送方式、腦型計算機等的最新研究成果。美國佐治亞理工學(xué)院、東電電子和imec在演講中談到了邏輯IC未來的微細化發(fā)展。佐治亞理工學(xué)院在演講中展示了基于實際芯片設(shè)計的計算結(jié)果，結(jié)果表明，對于FinFET和FET結(jié)構(gòu)的下一個最有力候選VFET(VerticalFET)，布線的RC延遲的影響會進一步加大，需要設(shè)法調(diào)整布線結(jié)構(gòu)。imec在演講中介紹了布線技術(shù)的發(fā)展路線圖，表示對于5nm工藝，Cu-RIE(Reactive-IonEtching)和半鑲嵌結(jié)構(gòu)等新型銅布線結(jié)構(gòu)的前景備受看好，而對于3nm以后的工藝，鎳(Ni)布線等替代金屬布線、新型輸送方式——碳材料(石墨烯、碳納米管等)和自旋前景光明。

　　另外，作為減少電力消耗的解決方法，佐治亞理工學(xué)院介紹了由細胞神經(jīng)網(wǎng)絡(luò)與自旋組成的器件;美國加州大學(xué)伯克利分校介紹了參考生物的大腦活動，分層次按照功能設(shè)計電路的“hyper-dimensionalcomputing”。其目的都是要在半導(dǎo)體上模擬生物的神經(jīng)元活動，構(gòu)建功耗比CMOS更低的系統(tǒng)。美國斯坦福大學(xué)就片上硅光子發(fā)表報告，介紹了激光、調(diào)制器、波導(dǎo)和接收器等元件的最新研究內(nèi)容。

　　英特爾開發(fā)出截至14nm節(jié)點的魯棒算法

　　在ProcessIntegration領(lǐng)域，英特爾、IBM、GLOBALFOUNDRIES和imec微電子研究中心等發(fā)表了演講。英特爾在主題演講和一般演講中，分別從電路設(shè)計和工藝技術(shù)的角度，介紹了魯棒算法的研究成果。主題演講中，英特爾以“Moore’sLawisnotaboutatechnology,butaneconomics”為題，強調(diào)單晶體管的單位成本還在不斷下跌，今后這一趨勢也不會改變。在介紹14nm節(jié)點之前的技術(shù)變遷時，英特爾表示，通過在芯片內(nèi)集成有效電力和系統(tǒng)性變化的管理功能，該公司進行了魯棒性的設(shè)計。在一般演講中則圍繞實現(xiàn)魯棒性制造的工藝技術(shù)，介紹了采用SADP(Self-AlignedDoublePatterning)取代LELE(Litho-Etch-Litho-Etch)、為降低RC延遲而改變寬高比和減薄隔膜。

　　IBM在一般演講中講解了7nm節(jié)點的布線技術(shù)，介紹了通過組合EUV(ExtremeUltraviolet)、介電常數(shù)為2.45的ULK(UltraLow-K)、鈷(Co)襯套，形成節(jié)距為36nm的雙鑲嵌結(jié)構(gòu)，達成可靠性規(guī)范與低布線阻力的情況。還展示了用來降低介電常數(shù)的SiNO膜、用來提高可靠性的氮化技術(shù)、CVD-Cocap技術(shù)等基礎(chǔ)技術(shù)。而GLOBALFOUNDRIES、imec和東電電子則披露了釕(Ru)布線的研究成果。研究涉及隔膜、襯膜、導(dǎo)電體等多種用途。imec在研究中對相當(dāng)于5nm節(jié)點的布線結(jié)構(gòu)進行了電阻率及可靠性驗證，得到的結(jié)果是優(yōu)于銅布線。

　　對于實際芯片電路上TDDB的新解釋

　　絕緣膜TDDB(Time-Dependent-Dielectric-Breakdown，隨時間的擊穿特性)通常是根據(jù)加速實驗的結(jié)果，通過回歸曲線定義實際工作電壓下的壽命。但隨著絕緣膜開始采用ULK，各公司爭相提出“Emodel”、“Root-Emodel”、“PowerEmodel”等定義，展開了激烈的爭論。

　　臺積電將目光鎖定在加速電壓與實際工作電壓下TDDB測試的行為差異，作出了新的解釋。該公司注意到，實際工作電壓下不僅存在加速電壓下可以觀察到的缺陷成核，還存在表示缺陷正在生長的漏電流遷移。通過求出缺陷生長時間與電壓的相關(guān)關(guān)系，該公司發(fā)現(xiàn)，在實際電路中的TDDB壽命遠長于傳統(tǒng)加速試驗得到的預(yù)測壽命。

　　圍繞TSV和器件展開熱烈討論

　　在3DSystems領(lǐng)域，除了關(guān)于TSV(ThroughSiliconVia)的內(nèi)容外，還有關(guān)于轉(zhuǎn)接板、3D存儲器等器件的發(fā)表。對于TSV技術(shù)，東電電子介紹了使用納米焦點X射線檢查設(shè)備觀察TSV內(nèi)的孔穴、基于建庫的自動分類技術(shù)。

　　美國德克薩斯州大學(xué)奧斯汀分校對通孔直徑不同的樣品進行實驗的結(jié)果顯示，縮小TSV直徑并沒有達到提高可靠性的預(yù)期效果。美國BroadPak公司在關(guān)于2.5D/3D的演講中介紹稱，降低Si轉(zhuǎn)接板成本的關(guān)鍵，在于降低TSV曝光和金屬嵌入工序的成本。

　　碳材料與自旋研究進展顯著，課題趨于明確

　　關(guān)于曾經(jīng)在IITC上討論過的“BeyondCu”主題，隨著研究的進展，各項技術(shù)的實用化課題逐漸明確。關(guān)于碳材料，在本屆會議上，imec和法國CEA-Leti研究中心通過計算和實驗結(jié)果，展示了碳材料的潛力。特別是石墨烯，計算結(jié)果顯示，以10nm寬的細線進行比較，10層的多層石墨烯布線能夠?qū)崿F(xiàn)優(yōu)于銅布線的RC延遲。

　　佐治亞理工學(xué)院和imec分別在工作會議上發(fā)表演講，指出了石墨烯存在的接觸電阻與單層電阻高、邊緣平滑度、基板造成的影響、維持平均自由程等課題。佐治亞理工學(xué)院表示，基于自旋的布線技術(shù)存在弛豫時間隨微細化變短的課題，需要采用新型電路方式。這些課題都是首次在IITC上提出，隨著相關(guān)研究的進展，實現(xiàn)的可能性估計會不斷攀升。

　　下屆(2017年)IITC將首次在臺灣舉辦，將于5月16日～18日期間在新竹市的國賓大飯店舉辦。