Mentor Graphics 發(fā)布 Veloce Apps: 開啟硬件仿真新紀元

　　Mentor Graphics 公司今天宣布， 推出用于 Veloce® 硬件仿真平臺的新型應用程序，自此開辟了硬件仿 真的新紀元。新型 Veloce Apps 包括 Veloce Deterministic ICE、 Veloce DFT 和 Veloce FastPath，可以解決復雜 SoC 和系統(tǒng)設計中的關鍵系統(tǒng)級驗證難題。這些應用程序在升 級的 Veloce OS3 操作系統(tǒng)上運行，而新的操作系統(tǒng)極大加快了設計編譯周期、門級流 程和結果重新檢查( “ 可見性時間” )。相比以硬件為中心的策略， Veloce OS3 上的 Veloce Apps 組合使用可以更快速地向更多工程師提供更豐富的功能。

　　? Veloce Deterministic ICE 在調試過程中加入了 100%可見性和可重復性， 從而克服了電路內(nèi)仿真 (ICE) 環(huán)境的不可預知性，并可使用其他“基于虛擬的” 使用模型;

　　? Veloce DFT 可提升流片之前的可測試性設計 (DFT) 驗證速度，從而最大程 度地降低了災難性故障的風險，并極大減少了 DFT 插入后驗證設計的運行時 間;

　　? Veloce FastPath 在驗證使用更快速的模型的多時鐘域的 SoC 設計中優(yōu)化硬 件仿真性能。 這些新型 Veloce Apps 已加入 Veloce Power、 Veloce Enterprise Server 和其他 應用程序中，擴充了可用于 Veloce 硬件仿真平臺的軟件創(chuàng)新陣容。 Mentor 將繼續(xù) 擴充 Veloce Apps 庫，以引入新方式確保其設計能如期完成并滿足其功能和性

　　Veloce OS 操作系統(tǒng)為 Veloce 平臺增加了軟件可編程性和資源管理，使其更容易 添加可提高硬件仿真加速器投資回報( ROI) 的全新使用模型。最新升級的 Veloce OS3 涵蓋多項創(chuàng)新：

　　? 集成全新的高性能計算平臺，削減 50% 的編譯時間。

　　? 更快速的門級流程“ 即插即用” ，能接受平面或層次化設計。此流程可減少 編譯所需的內(nèi)存量，從而提高性能。新的流程可以更加輕松地加載和驗證門 級設計，提高硅保真的可信度。

　　? 結合了從運行時間到調試周期的軟件和硬件改進，實現(xiàn)了 200% 的更快可見

　　這些新型 Veloce 硬件仿真功能展示了當創(chuàng)新軟件在功能強大、符合要求的硬件和 可擴展操作系統(tǒng)上運行時，相比以硬件為中心的策略， 更快地定位設計中存在的風 險。硬件仿真已有四十年的發(fā)展歷史，在開拓主流市場后，Veloce 硬件仿真平臺已 成為硬件、軟件和系統(tǒng)驗證流程中的強大資源。

　　“ 對于 Veloce 硬件仿真平臺，通過基于應用的戰(zhàn)略， Mentor 將會繼續(xù)展現(xiàn)其技術 領導力， ” Mentor Graphics 硬件仿真部副總裁兼總經(jīng)理 Eric Selosse 說道。 “ 這 些最新的創(chuàng)新提升了我們客戶的整體驗證產(chǎn)能。而專注于特定 SoC 和系統(tǒng)級挑戰(zhàn)的 軟件應用程序，也推動著硬件仿真的發(fā)展。 ”