新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于FPGA和TFT彩屏液晶的便攜示波器設(shè)計(jì)

基于FPGA和TFT彩屏液晶的便攜示波器設(shè)計(jì)

作者: 時(shí)間:2011-05-09 來(lái)源:網(wǎng)絡(luò) 收藏

摘要:設(shè)計(jì)了以為核心采集模塊,以單片機(jī)為顯示控制核心,以液晶為顯示器件的數(shù)字存儲(chǔ)示波器。通過(guò)異步FIFO實(shí)現(xiàn)了中高速數(shù)據(jù)流與單片機(jī)處理速度之間的速率匹配。以三總線結(jié)構(gòu)以及控制信號(hào)的握手協(xié)議為基礎(chǔ),保證了與單片機(jī)通信的有效性和可靠性。該系統(tǒng)具有自動(dòng)頻率控制(AFC)和自動(dòng)增益控制(AGC)的功能,可以方便地對(duì)信號(hào)進(jìn)行測(cè)量。
關(guān)鍵詞:FPGA;液晶;異步FIFO;數(shù)字存儲(chǔ)示波器

在現(xiàn)代通信、雷達(dá)和航空航天等應(yīng)用領(lǐng)域,由于設(shè)備復(fù)雜度和集成度的不斷增加,在進(jìn)行外場(chǎng)維護(hù)和測(cè)試時(shí),通常需要借助于示波器等一些輔助的電子測(cè)量?jī)x器來(lái)觀察信號(hào)的波形并進(jìn)行相關(guān)參數(shù)的測(cè)量。目前,現(xiàn)代化的數(shù)字存儲(chǔ)示波器以其獨(dú)特的優(yōu)勢(shì)逐步取代了模擬示波器,對(duì)信號(hào)的測(cè)量帶來(lái)了很大的便利。然而,外場(chǎng)測(cè)試及維護(hù)工作的實(shí)際需要對(duì)示波器這樣的測(cè)量?jī)x器也提出了更多的要求,除了成本的限制以外,在體積、精度、實(shí)時(shí)性以及使用的靈活性等方面也有了更高的標(biāo)準(zhǔn)。常用的示波器一般體積比較大,成本高,這就使它的應(yīng)用受到了一些限制。在這種情況下,開(kāi)發(fā)低成本的手持示波器,將會(huì)大大提高其應(yīng)用空間,為設(shè)備的外場(chǎng)維護(hù)和測(cè)試工作提供更多的便利。
本文針對(duì)實(shí)際需要,設(shè)計(jì)了以FPGA為核心采集模塊,以單片機(jī)為顯示控制核心,以液晶為顯示器件的數(shù)字存儲(chǔ)示波器。FPGA與高速A/D獲取波形采樣數(shù)據(jù),通過(guò)單片機(jī)完成的初始化,合理設(shè)計(jì)出單片機(jī)與FPGA通信的總線握手協(xié)議,配合異步FIFO作為數(shù)據(jù)緩沖模塊,實(shí)現(xiàn)了邊采集邊顯示的效果。該系統(tǒng)具有小型化、操作簡(jiǎn)單、采樣率高、動(dòng)態(tài)范圍大、精度高、實(shí)時(shí)性強(qiáng)和波形顯示效果連續(xù)穩(wěn)定的特點(diǎn),同時(shí)還具有自動(dòng)頻率控制和自動(dòng)增益控制的功能,具有很廣闊的應(yīng)用空間。

1 系統(tǒng)組成與工作原理
1.1 系統(tǒng)組成
系統(tǒng)主要由信號(hào)調(diào)理電路、核心采集模塊、單片機(jī)處理模塊和液晶外圍電路組成。信號(hào)調(diào)理電路由繼電器、增益控制D/A、兩級(jí)可變?cè)鲆娣糯笃鰽D603和保護(hù)電路組成,主要用于對(duì)輸入信號(hào)進(jìn)行程控的衰減與放大,使信號(hào)在最佳的測(cè)量和顯示量程范圍內(nèi)。核心采集模塊以FPGA和高速A/D為核心,實(shí)現(xiàn)對(duì)信號(hào)的高速采樣處理以及與單片機(jī)的通信。單片機(jī)處理模塊接收波形數(shù)據(jù)并控制LCD進(jìn)行譯碼顯示。液晶外圍電路為L(zhǎng)CD提供合適的工作電壓,并對(duì)液晶模塊與單片機(jī)的接口電路進(jìn)行設(shè)計(jì)。系統(tǒng)組成的總體框圖如圖1所示。

本文引用地址:http://2s4d.com/article/191214.htm

a.JPG


1.2 系統(tǒng)工作原理
根據(jù)輸入信號(hào)電平的范圍,F(xiàn)PGA發(fā)出控制信號(hào)控制調(diào)理電路的增益,將信號(hào)電平調(diào)整到最佳采集范圍。在FPGA內(nèi)配置兩塊異步FIFO作為采集數(shù)據(jù)的緩存區(qū),實(shí)現(xiàn)高速采集與單片機(jī)讀取速度之間的匹配。高速A/D在系統(tǒng)時(shí)鐘的驅(qū)動(dòng)下采集波形數(shù)據(jù),并由FPGA測(cè)出信號(hào)的電壓和頻率。根據(jù)信號(hào)頻率的不同,按照程序的預(yù)設(shè)選擇最佳的時(shí)基,控制FIFO的寫時(shí)鐘信號(hào),而讀FIFO的時(shí)鐘信號(hào)則固定不變,這樣就可以在屏幕上得到最適合觀察的信號(hào)波形。該系統(tǒng)的量程設(shè)置和時(shí)基選擇完全由程序控制,不需要手動(dòng)設(shè)置就可以自動(dòng)將信號(hào)波形調(diào)整到最佳觀察狀態(tài)。

2 系統(tǒng)硬件設(shè)計(jì)
系統(tǒng)硬件主要實(shí)現(xiàn)對(duì)輸入信號(hào)的程控衰減放大、過(guò)壓保護(hù),信號(hào)的采集處理,采集數(shù)據(jù)的傳輸以及單片機(jī)與液晶模塊接口電路等,系統(tǒng)硬件總體框圖如圖2所示。

b.JPG


上一頁(yè) 1 2 3 下一頁(yè)

關(guān)鍵詞: FPGA TFT 彩屏 便攜

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉