基于FPGA和TFT彩屏液晶的便攜示波器設計

3．1 異步FIFO設計
A／D采樣得到采樣數(shù)據(jù)的數(shù)據(jù)率很高，為了保證單片機讀取數(shù)據(jù)的有效性和可靠性，系統(tǒng)中使用異步FIFO對數(shù)據(jù)進行緩存。FIFO的設計是通過配置FPGA內部的BlockRAM資源實現(xiàn)的。為了實現(xiàn)邊采集邊顯示的目的，配置兩塊相同的FIFO，在讀寫時鐘的控制下，通過讀使能和寫使能信號的設置，使得在同一時刻始終有一塊FIFO在進行寫操作，而另一塊FIFO在將寫滿的數(shù)據(jù)讀出。而對于同一塊FIFO不允許讀寫信號同時有效，這樣接收A／D數(shù)據(jù)和讀取數(shù)據(jù)并交給單片機處理可以同時進行，從而保證數(shù)據(jù)傳輸?shù)倪B續(xù)性。
3．2 FPGA與單片機通信的實現(xiàn)
FPGA與單片機之間有效的通信是系統(tǒng)實現(xiàn)正常功能的重要前提，系統(tǒng)中通過數(shù)據(jù)總線，地址總線和控制總線將兩個模塊聯(lián)系起來。在FPGA中，將不同類型的數(shù)據(jù)存放到不同的地址中，這些數(shù)據(jù)包括實時采集到的波形數(shù)據(jù)，測量得到的信號參數(shù)(電壓和頻率)，當前的時基、垂直分辨率以及一些控制參數(shù)。單片機通過地址總線對FPGA的內存進行訪問，并對讀取的數(shù)據(jù)做出相關的譯碼處理，并將處理結果實時顯示在液晶屏幕上。
控制總線包括讀使能和寫使能信號，分別控制異步FIFO的讀寫操作。當其中一塊FIFO中存夠指定數(shù)量的采樣數(shù)據(jù)以后，讀使能信號有效，單片機開始接收數(shù)據(jù)，此時另一塊FIFO開始寫入采集數(shù)據(jù)。當數(shù)據(jù)接收完畢后，單片機向FPGA發(fā)出寫使能信號，此時兩塊FIFO交換功能，單片機控制LCD將波形實時顯示出來，并以此循環(huán)交替工作。這種異步總線握手協(xié)議的設計，使得單片機的讀和FIFO的讀寫協(xié)調工作，大大提高了數(shù)據(jù)傳輸?shù)目煽啃浴?br />3．3 波形參數(shù)的測量和觸發(fā)囂的軟件實現(xiàn)
對信號參數(shù)的測量是示波器的重要功能，本系統(tǒng)可以測量輸入信號的頻率和電壓。在FPGA內利用等精度測頻技術和比較法分別進行測頻和測壓，由單片機通過地址線讀取數(shù)據(jù)并完成數(shù)據(jù)的譯碼和顯示。
觸發(fā)器是示波器的重要組成部分，通過觸發(fā)器產(chǎn)生的控制信號，控制示波器對波形數(shù)據(jù)的存儲和顯示，達到穩(wěn)定同步的目的。本系統(tǒng)設計的觸發(fā)器，采用全數(shù)字化結構，大大降低了系統(tǒng)硬件電路的復雜性，并且觸發(fā)條件的調整比較方便。觸發(fā)器通過引用單片機內部的RAM資源定制了一個采集數(shù)據(jù)的緩存區(qū)，將波形數(shù)讀入該緩存區(qū)，按照預先設定的觸發(fā)門限，將緩存區(qū)中的數(shù)據(jù)讀出，如果滿足觸發(fā)條件，則將數(shù)據(jù)在屏幕上顯示出來。

4 系統(tǒng)調試和測試
在完成了系統(tǒng)的硬件設計和軟件設計以后，需要進行綜合調試和測試。通過調試，不斷優(yōu)化程序代碼，使系統(tǒng)的性能得以提高，工作狀態(tài)更加穩(wěn)定。在進行測試時，輸入峰峰值為2 V，頻率為1 kHz的正弦信號，在LCD上觀察到的波形及測量參數(shù)如圖5所示。從圖中可以看出，波形顯示穩(wěn)定連續(xù)，測量信號參數(shù)的精度高，且包含彩色信息豐富。

5 結束語
研究了以TFT彩屏液晶作為顯示器件的手持數(shù)字存儲示波器的總體方案，即信號調理電路，核心采集模塊，單片機處理模塊和液晶外圍電路組成。在確定總體方案的同時，給出了實現(xiàn)此總體方案的具體方法。
通過握手協(xié)議合理解決單片機與FPGA通信的問題，用軟件設計了數(shù)字觸發(fā)器，取代了一般示波器中常用的觸發(fā)電路，降低了系統(tǒng)的硬件復雜度。該數(shù)字存儲示波器允許輸入信號的動態(tài)范圍大，體積小，便于攜帶，操作簡單，具有很高的應用價值和廣闊的發(fā)展空間。