基于FPGA的多路脈沖重復(fù)頻率跟蹤器

隨著高科技的迅速發(fā)展,現(xiàn)代戰(zhàn)爭已經(jīng)不僅是傳統(tǒng)意義戰(zhàn)場上的較量,電子戰(zhàn)已經(jīng)成為決定戰(zhàn)爭勝負的重要因素之一反輻射導彈在電子戰(zhàn)中扮演著重要的角色,它在戰(zhàn)爭中可以有效地壓制或摧毀敵方武器系統(tǒng)中的雷達,使敵方武器系統(tǒng)失去攻擊能力,取得制空權(quán),發(fā)揮己方的空中優(yōu)勢在反輻射導彈中引導攻擊目標的是雷達導引頭,它截獲目標雷達的信號并檢測出信號入射角,輸送給導彈控制系統(tǒng),導引導彈跟蹤目標直到命中

脈沖重復(fù)頻率(PRF)跟蹤器是雷達導引頭的重要器件,它的功能是在雷達導引頭接收到的信號流中選擇出目標信號在日趨復(fù)雜的電磁環(huán)境下,空間信號密度已經(jīng)達到50~100萬脈沖/秒,至少相當于幾百個輻射源的總和所以信號接收機截獲到的信號通常是不止一部雷達的信號,往往包括很多部脈沖重復(fù)頻率跟蹤器就是要在包含多部雷達的信號流中選出要截獲的那部雷達信號,送到后面的信號處理機如圖1所示,接收機收到的信號包括多部信號,經(jīng)過脈沖重復(fù)頻率跟蹤器的選擇后只輸出一部信號送到后續(xù)的信號處理機 目前,實現(xiàn)脈沖重復(fù)頻率跟蹤器的方法主要有三種:純軟方式半軟半硬方式和純硬方式純軟方式用高速DSP完成全部功能,這種方式在現(xiàn)代密集信號環(huán)境下將影響系統(tǒng)的實時性,要想實現(xiàn)多路信號的跟蹤需要多個DSP,這將造成系統(tǒng)體積龐大半軟半硬方式用DSP和硬件電路分別完成一部分功能,和前一種方式有相同的缺點純硬方式用FPGA或CPLD實現(xiàn)跟蹤信號的全部功能,具有實時性好性能穩(wěn)定的優(yōu)點,能滿足目前復(fù)雜電磁環(huán)境的要求,并且集成度高,可以實現(xiàn)系統(tǒng)的小型化

本文利用FPGA資源豐富易于編程的特點設(shè)計了純硬方式的脈沖重復(fù)頻率跟蹤器,實現(xiàn)了在密集信號環(huán)境下的信號跟蹤,并且將多路并行的跟蹤器集成在一片FPGA中,簡化了系統(tǒng)結(jié)構(gòu),縮小了體積

1 脈沖重復(fù)頻率(PRF)跟蹤器原理

1.1 脈沖重復(fù)頻率跟蹤器

為了在密集的信號流中分離出一部信號,需要知道該信號的脈沖重復(fù)頻率以及脈沖重復(fù)周期(PRI)類型,這部分工作通常由雷達偵察系統(tǒng)或反輻射導彈的信號預(yù)處理器來完成脈沖重復(fù)頻率是識別雷達的一個重要參數(shù),因為它是雷達最具特征的信號參數(shù)所說的最具特征,是指雷達的性能受其所使用的脈沖重復(fù)頻率的影響很大,例如對于常規(guī)雷達來說,脈沖重復(fù)頻率的數(shù)值決定了雷達的最大無模糊距離和最大無模糊徑向速度脈沖重復(fù)周期(PRI)是脈沖重復(fù)頻率的倒數(shù),其類型大致可分為三種:固定跳變和參差固定PRI信號的各個脈沖之間的間隔是恒定的;如果把信號的PRI加上人為的隨機跳變就構(gòu)成了跳變PRI信號,其PRI的變化值可達脈沖重復(fù)周期平均值的15%;參差PRI信號由多個間隔不同的脈沖組成一個信號序列幀,各脈沖重復(fù)周期的總和稱為幀周期,幀周期之間的小間隔稱為小周期,一般幀周期是固定的

根據(jù)以上分析,為了實現(xiàn)各種PRI類型信號的實時跟蹤,在FPGA中設(shè)計了脈沖重復(fù)頻率跟蹤器電路,其原理圖如圖2所示

由圖2可見,跟蹤器包括重復(fù)周期寄存器0~7參差寄存器輸出波門寄存器以及重復(fù)周期計數(shù)器輸出波門計數(shù)器輸出控制器等單元其中,參差寄存器存儲參差PRI信號的小周期數(shù),即參差數(shù);重復(fù)周期寄存器0~7存儲信號的各個重復(fù)周期由于目前參差雷達一般不超過8參差數(shù),所以重復(fù)周期寄存器有8個即可,參差寄存器儲存的參差數(shù)控制各個重復(fù)周期寄存器例如參差數(shù)等于3,則只有0~2號重復(fù)周期寄存器有效,其余5個無用若參差數(shù)等于1,則只有0號重復(fù)周期寄存器有效,這相當于固定PRI信號的情況輸出波門寄存器存儲的是波門寬度,其值主要由跳變PRI信號的變化量決定若變化量大,則輸出波門寬度也要大,這樣才能選中要截獲的信號數(shù)值關(guān)系可表示為:波門寬度=PRI變化量+脈沖寬度+常量A常量A為調(diào)整參數(shù),可根據(jù)調(diào)試情況決定重復(fù)周期計數(shù)器是跟蹤器的核心器件,它根據(jù)信號脈沖的到達與否決定何時開始計數(shù),計數(shù)周期是重復(fù)周期寄存器中的值,各個有效的重復(fù)周期寄存器的存儲值循環(huán)采用其輸出送到輸出波門計數(shù)器,后者根據(jù)輸出波門寄存器中的值確定波門的寬度輸出控制器是主要的邏輯控制單元,控制整個跟蹤器的工作輸出控制器的功能還包括判斷信號是否截獲成功信號是否丟失等

1.2 信號濾波器

各種電子對抗設(shè)備數(shù)目的急劇增加使雷達導引頭系統(tǒng)處于高度密集的信號環(huán)境中,脈沖重復(fù)頻率跟蹤器的實時性受到考驗基于以上考慮,在跟蹤器的前端設(shè)計了信號濾波器,對信號脈沖流進行稀釋,減輕跟蹤器的壓力信號濾波器的原理圖如圖3所示

信號濾波器的核心是關(guān)聯(lián)比較器,FPGA為關(guān)聯(lián)比較器的實現(xiàn)提供了便利條件本系統(tǒng)中采用了兩路關(guān)聯(lián)比較器,一路用于信號載頻濾波,一路用于信號脈寬濾波由圖3可見,只有載頻和脈寬都在一定的范圍之內(nèi)的信號才能通過濾波器,即對信號進行了篩選在現(xiàn)代復(fù)雜電磁環(huán)境下,載頻和脈寬都比較接近的信號是相當多的,同時比較器的上下限不能取得過于接近,這樣濾波器的輸出就不只限于一部信號,即使這樣也極大地稀釋了信號流這種稀釋過的信號流送到跟蹤器,有助于提高跟蹤器的實時性,更利于成功地截獲信號