基于FPGA和DSP的微振動(dòng)傳感器信號(hào)采集系統(tǒng)設(shè)計(jì)

摘要：為實(shí)現(xiàn)對(duì)雙M—Z型光纖微振動(dòng)傳感器的振動(dòng)信號(hào)進(jìn)行實(shí)時(shí)檢測(cè)和處理，提出一種基于FPGA和DSP的數(shù)據(jù)采集和實(shí)時(shí)處理系統(tǒng)。通過(guò)描述系統(tǒng)的硬件設(shè)計(jì)原理和寄存器配置，以及軟件框架和流程，介紹了系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)方法。經(jīng)驗(yàn)證，該系統(tǒng)實(shí)現(xiàn)對(duì)微振動(dòng)傳感器的實(shí)時(shí)數(shù)據(jù)采集并實(shí)時(shí)進(jìn)行信號(hào)處理，能滿(mǎn)足微振動(dòng)傳感器系統(tǒng)對(duì)實(shí)時(shí)性的要求。該系統(tǒng)具有可重構(gòu)性，方便實(shí)現(xiàn)不同算法。
關(guān)鍵詞：光纖微振動(dòng)傳感；數(shù)據(jù)采集；FPGA；C6747

隨著光纖技術(shù)的不斷發(fā)展，光纖微振動(dòng)傳感器越來(lái)越多地應(yīng)用于周界安防、石油和天然氣管道和通信線(xiàn)路監(jiān)測(cè)等系統(tǒng)中。光纖微振動(dòng)傳感器是利用光纖是傳感介質(zhì)的一種分布式光纖傳感系統(tǒng)，其中光纖既是傳感介質(zhì)，又是光傳輸介質(zhì)。它可以在傳感光纖布設(shè)長(zhǎng)度內(nèi)，對(duì)一定準(zhǔn)確度范圍內(nèi)的突發(fā)事件進(jìn)行遠(yuǎn)程和實(shí)時(shí)的監(jiān)測(cè)。國(guó)內(nèi)科研單位先后開(kāi)展了對(duì)于光纖微振動(dòng)傳感器的相關(guān)研究工作，取得了一定的成果，實(shí)現(xiàn)對(duì)振動(dòng)進(jìn)行定位并報(bào)警，但模／數(shù)存在誤報(bào)警的問(wèn)題。對(duì)振動(dòng)信號(hào)進(jìn)行模式識(shí)別是一種降低誤報(bào)警率的方法。國(guó)內(nèi)各研究單位對(duì)光纖傳感器的振動(dòng)模式識(shí)別也開(kāi)展了一些研究，但都是基于PC端的離線(xiàn)處理，滿(mǎn)足不了系統(tǒng)實(shí)時(shí)性和小型化的要求。本文設(shè)計(jì)的基于FPGA和DSP的光纖微振動(dòng)傳感器數(shù)據(jù)采集和實(shí)時(shí)處理系統(tǒng)滿(mǎn)足系統(tǒng)對(duì)實(shí)時(shí)性和小型化的要求，能夠?qū)崿F(xiàn)在線(xiàn)對(duì)光纖微振動(dòng)傳感器進(jìn)行數(shù)據(jù)采集和實(shí)時(shí)模式識(shí)別算法處理。

1 系統(tǒng)設(shè)計(jì)
本文設(shè)計(jì)的系統(tǒng)對(duì)基于雙M—Z型干涉儀的光纖微振動(dòng)傳感器的信號(hào)進(jìn)行采集和處理，系統(tǒng)功能框架圖如圖1所示，由光電轉(zhuǎn)換模塊、模／數(shù)轉(zhuǎn)換模塊、FPGA模塊和DSP模塊組成。光纖微振動(dòng)傳感器的輸出信號(hào)經(jīng)光電模塊從光信號(hào)轉(zhuǎn)換為電信號(hào)；然后通過(guò)模／數(shù)轉(zhuǎn)換模塊，把模擬信號(hào)轉(zhuǎn)化成數(shù)字信號(hào)；FPGA模塊控制模／數(shù)轉(zhuǎn)換模塊的時(shí)鐘，把數(shù)字信號(hào)采集入FPGA內(nèi)的FIFO緩沖器，F(xiàn)IFO的半滿(mǎn)信號(hào)線(xiàn)和DSP模塊相連，會(huì)觸發(fā)DSP的EDMA事務(wù)，把數(shù)據(jù)從FIFO轉(zhuǎn)移到DSP的存儲(chǔ)器SDRAM；并且存儲(chǔ)器中的數(shù)據(jù)長(zhǎng)度達(dá)到系統(tǒng)設(shè)定值時(shí)觸發(fā)DSP的模式識(shí)別算法處理函數(shù)。

2 硬件設(shè)計(jì)
2．1 光電轉(zhuǎn)換和模／數(shù)轉(zhuǎn)換
光電轉(zhuǎn)換模塊采用SPF1200SF-D08型號(hào)的PINFET探測(cè)模塊。該P(yáng)INFET工作波長(zhǎng)為1 000～1 650 nm，采用正負(fù)5 V供電。PIN管的反偏高、輸出阻抗與FET的高輸入阻抗得到很好地匹配，減少了外部干擾和雜散電容，大大降低了熱噪聲，而且配合采用AD8065的前置放大電路可以很好地匹配A／D轉(zhuǎn)換電路輸入電平范圍。
模／數(shù)轉(zhuǎn)換模塊采用ADI公司的AD923512 bADC，其體積小，功耗低，耐高過(guò)載。AD9235有3種不同最大采樣頻率的型號(hào)，別是20 MS／s，40 MS／s，60 MS／s。該系統(tǒng)采用的是20 MS／s，其采樣時(shí)鐘由FPGA的DCM輸出，由專(zhuān)用的差分ADC驅(qū)動(dòng)芯片AD8138將單端信號(hào)轉(zhuǎn)換為差分信號(hào)作為AD9235的輸入。采樣時(shí)鐘和FIFO的寫(xiě)時(shí)鐘配合，把模／數(shù)轉(zhuǎn)換的數(shù)據(jù)寫(xiě)進(jìn)FPGA內(nèi)的FIFO。
2．2 DSP模塊
DSP模塊采用T1公司生產(chǎn)的TMS320C6747型號(hào)，時(shí)鐘頻率為300 MHz，是浮點(diǎn)、低功耗應(yīng)用處理器。其中主要功能是完成數(shù)據(jù)的EDMA轉(zhuǎn)移和算法處理，硬件設(shè)計(jì)主要包括EMIF接口和EDMA3控制器。
2．2．1 EMIF接口
C6747通過(guò)它的2個(gè)EMIF接口：EMIFA和EMIFB，可連接外部存儲(chǔ)器，或其他外設(shè)。C6747的EMIFA接口時(shí)鐘頻率可達(dá)100 MHz，既可接SDRAM也可接FLASH。本系統(tǒng)通過(guò)EMIFA接口外接1片16 MB的NOR FLASH S29GL128M，在CE2地址空間內(nèi)實(shí)現(xiàn)代碼的存儲(chǔ)，配置寄存器CE2CFG=0x04842 32D；EMIFA接口同時(shí)還和FPGA內(nèi)的FIFO相連，使FPGA內(nèi)的FIFO空間映射到DSP的CE3地址空間，CS3控制FPGA端的FIFO，CE3CFG=0x0484 222D。
C6747的EMIFB接口的時(shí)鐘頻率可達(dá)133 MHz，只可接SDRAM。本系統(tǒng)通過(guò)EMIFB接口外接2片SDRAM芯片IS42S16160B組成64 MB的存儲(chǔ)器，用于存放實(shí)時(shí)采集的數(shù)據(jù)和算法運(yùn)算過(guò)程中的臨時(shí)數(shù)據(jù)；配置寄存器之前需先置SDCFG．TIMUNLOCK為1，然后才可更改其他寄存器：SDREF=0x00 000410，SDTIM1=0x10912A10；SDTIM2=0x70090005，SDCFG=0x00010421。